Gary.Lee

摘要：VHDL学习札记，library, Package.在VHDL设计文件中，常见到如下代码出现在首段，作为类似头文件的作用（例如Verilog中的include），本文阐述的是这段语句如何在工程中使用： 阅读全文

摘要：一、 ModelSim 仿真波形保存与查看· 应用情况：在数字电路设计中（Verilog or VHDL），ModelSim是常用的仿真工具。当我们仿真大型的工程时，往往需要保留仿真波形，以便分析和以后查看。这就需要学习在ModelSim里面如何保存仿真波形及调用波形。· 学习网页: http://wjfblack.blog.163.com/blog/static/18005148420117240336431/· 步骤仿真结束后，产生相应的波形。在wave界面，将仿真波形保存为 .do文件（信号文件）。切换左边任务栏至“sim”,，点击保存，给将要保存的 .wl 阅读全文