2021年11月4日
亚稳态的产生机理、消除办法及异步复位同步释放
摘要： 1.1 亚稳态发生原因 在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器输出端Q在有效时钟沿之后比较长的一段时间处于不确定的状态，在这段时间里Q端在0和1之间处于 阅读全文
posted @ 2021-11-04 15:29 数字IC那些事 阅读(1071) 评论(0) 推荐(0)