随笔 - 11  文章 - 1  评论 - 3 
  2013年12月27日
摘要:做fpga也有四年时间了,该有个总结。刚开始那会,学习东西都是死记硬背,去面试也是直接带着答案去了。时间久了,才懂得设计一些基本思路。1. 设计输入: verilog代码和原理图。画原理图都是懒得做visio架构图的。一般来说设计fpga开始都要有个系统设计架构图。设计原理图也有缺陷,每个软件不能通用,关键每次版本升级以后,原理图容易出问题。 写verilog的代码,比较累,写连接线,最烦就是怕重复定义,怕位数不对。关键设计初期,要学会总体规划,模块分配。2.功能仿真 功能仿真用modelsim,写个测试文件。 初学者,写测试文件是很苦逼的事情。几千行代码,慢屏幕的 #时间 驱动.自己还得.. 阅读全文
posted @ 2013-12-27 15:27 szfpga 阅读(556) 评论(0) 推荐(2) 编辑