2018年3月7日

Verilog的一些系统任务(一)

摘要： $display、$write;$fopen、$fdisplay、$fclose;$strobe $display和$write任务 格式： $display(p1,p2,...pn); $write(p1,p2,...pn); p1通常称为"格式控制”;p2~pn称为“输出列表”； 这两个任务的作 阅读全文

posted @ 2018-03-07 19:47 我是人间惆怅客1 阅读(1832) 评论(0) 推荐(0)

verilog中的$display和$wirte

摘要： Verilog中的$display和$write任务 来源：http://blog.51cto.com/lihaichuan/981060 1、格式 $display(p1,p2, …,pn); $write(p1,p2, …,pn); 这两个函数和系统任务的作用都是用来输出信息，即将参数p2到pn 阅读全文

posted @ 2018-03-07 15:37 我是人间惆怅客1 阅读(3105) 评论(0) 推荐(0)

关于verilog中的signed类型

摘要： 1 sum = a+ b; 1 sum = a + b 01 reg [7:0] a, b; 02 reg [3:0] c, 03 reg [7:0] sum1, sum2, sum3, sum4; 04 . . . 05 // same width. can be applied to signe 阅读全文

posted @ 2018-03-07 13:20 我是人间惆怅客1 阅读(306) 评论(0) 推荐(0)

第6章

摘要： 恢复内容开始 initial 与 always 一个程序模块可以有多个initial和always；每个initial和always说明语句在仿真的一开始同时立即开始执行。其中，initial语句只执行一次，而always语句则是不断的重复活动，直到仿真过程结束。 一个模块中的多个initial块是 阅读全文

posted @ 2018-03-07 13:18 我是人间惆怅客1 阅读(194) 评论(0) 推荐(0)

导航