2018年3月1日

Verilog_Day2_Plus

摘要: 内容为书中第4章 等式运算符 “==” 与 “ ” 的区别 Verilog中存在4种等式运算符: “==”与" "的异同。 “==” 在操作数的某些位是不定值x或高阻值z时,结果可能为不定值; “ ”也对x和z进行比较,只有两个操作数完全一致时,输出1,否则输出0. 等式运算符的真值 在“ ”表达式 阅读全文

posted @ 2018-03-01 16:11 我是人间惆怅客1 阅读(295) 评论(0) 推荐(0)

导航