2018年2月21日
Altera FPGA DDR3IP核的仿真
该文被密码保护。 阅读全文
posted @ 2018-02-21 10:56 远航路上ing 阅读(1) 评论(0) 推荐(0)
【转】简谈基于FPGA的千兆以太网
摘要： 原文地址： http://blog.chinaaet.com/luhui/p/5100052903 大家好，又到了学习时间了，学习使人快乐。今天我们来简单的聊一聊以太网，以太网在FPGA学习中属于比较高级的内容了，有些同学肯定会感觉以太网学习起来非常不容易。其实，我可以告诉大家，前期学习的基础打扎实 阅读全文
posted @ 2018-02-21 09:30 远航路上ing 阅读(10014) 评论(0) 推荐(1)
[转]System Verilog的概念以及与verilog的对比
摘要： 原文地址； http://blog.csdn.net/gtatcs/article/details/8970489 SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了 阅读全文
posted @ 2018-02-21 09:25 远航路上ing 阅读(4687) 评论(0) 推荐(0)