01 2015 档案

摘要：（1）自加LED显示代码 本模块用于检测或者验证LED的电路，以及性能，一般人都会用到。//`timescale 1ns/1ns module led_addr_display#(parameter LED_WIDTH = 8)( //global clock input clk,input r... 阅读全文

摘要：1. Clock logic为方便对时钟进行修改，已经后续代码中的应用，定义为parameter或者`define更为方便，如下所示：//-------------------------------//clock unitsparameter PERIOD = 20; //20ns,50MHzal... 阅读全文

摘要：/*4位全加器全加器需要有输入输出，需要有下级向上进位的输入，需要有向上一位进位的输出。大家看一下，这个模块已经包含全部的输入输出信息。大家都知道，N位加法器得出来的出来的和最多是N+1位因此可以清晰从下面代码中看到相关信息。然后assign用的是阻塞赋值。相加即满足相关的需求。*/module a... 阅读全文

摘要：1 同步复位异步复位指复位不受时钟控制，但其他操作仍然与clk有关；同步复位指复位信号和时钟同步。2 四位计数器的电路运行流程图 1）计数器verilog代码`timescale 1ns/1nsmodule count4(out,reset,clk); input reset,clk; ou... 阅读全文