正文内容加载中...
posted @ 2019-02-11 16:02 feitian629 阅读(411) 评论(0) 推荐(0) 编辑
正文内容加载中...
posted @ 2017-05-05 09:30 feitian629 阅读(286) 评论(0) 推荐(0) 编辑
正文内容加载中...
posted @ 2015-01-14 14:20 feitian629 阅读(199) 评论(0) 推荐(0) 编辑
正文内容加载中...
posted @ 2013-09-27 16:54 feitian629 阅读(403) 评论(0) 推荐(0) 编辑
正文内容加载中...
posted @ 2013-09-06 16:21 feitian629 阅读(4368) 评论(0) 推荐(0) 编辑
摘要:根据txt文档不同种类介绍不同的读取数据方法一、纯数据文件(没有字母和中文,纯数字)对于这种txt文档,从matalb中读取就简单多了例如test.txt文件,内容为“17.901 -1.1111 33.045 17.891 -1.1286 33.045 17.884 -1.1345 33.045”可以在command window中输入load test.txt ,然后就会产生一个test的数据文件,内容跟test.txt中的数据一样;另一种方法是在file/import data....../next/finish 也可产生一个叫test的数据文件。二、中英文和数据如test1.txt“你 阅读全文
posted @ 2013-09-06 14:54 feitian629 阅读(463) 评论(0) 推荐(0) 编辑
正文内容加载中...
posted @ 2013-07-16 13:24 feitian629 阅读(618) 评论(0) 推荐(0) 编辑
摘要:大多数硬件设计人员对verilog的testbench比较熟悉,那是因为verilog被设计出来的目的就是为了用于测试使用,也正是因为这样verilog的语法规则才被设计得更像C语言,而verilog发展到后来却因为它更接近C语言的语法规则,设计起来更加方便,不像VHDL那也死板严密,所以verilog又渐渐受到硬件设计者们的青睐。但其实VHDL在最开始也是具有测试能力的,而且它的语法严密,但我们同样可以用它来编写我们的测试文件。下面以一个8bit计数器为例子给出个简单的testbench模板及注释:通过编写testbench来仿真和通过拖波形来仿真,最大的好处就是,当测试数据无比庞大时,可以 阅读全文
posted @ 2013-07-16 13:21 feitian629 阅读(739) 评论(0) 推荐(0) 编辑
摘要:沉金板VS 镀金板一、沉金板与镀金板的区别1、原理区别FLASH GOLD 采用的是化学沉积的方法!PLANTINGGOLD 采用的是电解的原理!2、外观区别电金会有电金引线,而化金没有。而且若金厚要求不高的话,是采用化金的方法,比如,内存条PCB,它的PAD表面采用的是化金的方法。而TAB(金手指)有使用电金也有使用化金!3、制作工艺区别镀金象其它电镀一样,需要通电,需要整流器.它的工艺有很多种,有含氰化物的,有非氰体系,非氰体系又有柠檬酸型,亚硫酸盐型等.用在PCB 行业的都是非氰体系.化金(化学镀金)不需要通电,是通过溶液内的化学反应把金沉积到板面上.它们各有优缺点,除了通电不通电之外, 阅读全文
posted @ 2013-07-16 13:15 feitian629 阅读(792) 评论(0) 推荐(0) 编辑
摘要:1.1 概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此,FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。1.2 FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间、保持时间以及传输延时。传统的建立时间、保持时间以及传输延时都是针对寄存器形式的分析。但是针对整个系统FPGA的建立时间保持时间可以简化。 图1.1 FPGA整体时序图 如图1.1所示,为分解的FPGA... 阅读全文
posted @ 2013-07-16 13:09 feitian629 阅读(285) 评论(0) 推荐(0) 编辑