DreamCll

摘要： 写过 verilog 硬件代码的同学应该都知道 DUT 会包含很多寄存器，它们是模块间交互的接口，其用途大致可以分为两类： a. 通过读出寄存器当前的值获取 DUT 当前的状态，该类寄存器称为状态寄存器； b. 通过对寄存器进行配置，可以使得 DUT 工作在一定模式下，该类寄存器称为配置寄存器。 在 阅读全文

摘要： 一个基本的 uvm 验证环境结构如下图所示，包含两个 agent，其中 in_agent 用于驱动 DUT ，同时将驱动数据同时传递给 reference model, out_agent 用于按照协议采集 DUT 的输出数据，并将数据传递给 scoreboard，在 scoreboard 收集到 阅读全文

摘要： 在第一节中我们提过，为什么不把 transaction 实例化、随机和驱动全部放入 driver 中完成，我们验证的主要工作量，除了搭建验证环境之外，还有一大工作-拼凑场景case，其中不同场景中 transaction 的发送给数量和组织形式各有差异，我们如果把 transaction 放入dri 阅读全文