2016年3月25日

UVM之uvm_phase

摘要: UVM中的phase机制很有意思,它能让UVM启动之后,自动执行所有的流程。UVM 的user guide 中对uvm_phase的定义如下: This base class defines everything about a phase: behavior, state, and context. To define behavior, it is extended by UVM or the... 阅读全文

posted @ 2016-03-25 07:18 dpc525 阅读(702) 评论(0) 推荐(0)

(转)数字电路的设计验证

摘要: 设计验证一般有下列四个部分: (a) RTL仿真(RTL simulation):发生在RTL设计完成之后,主要是检查这个设计的功能是否符合预期,因此也被称为功能仿真(functional simulation),或是行为仿真(behavioral simulation).。所有综合等等后续动作,必须在这一步骤完成后,才能继续下去。在这一个阶段的仿真,是没有时序(timing)观念的,所有的信号翻... 阅读全文

posted @ 2016-03-25 06:51 dpc525 阅读(1394) 评论(0) 推荐(0)

导航