XIAO张万里

摘要：RAM(Random Access Memory) 随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。 ROM(Read-Only Memory)只读存... 阅读全文

摘要：冯诺依曼提出的存储计算，计算存储，因此，几乎所有的CPU和ASIC都会使用存储器，它们的类型很多，包括异步RAM、同步RAM、ZBT RAM、DDR DRAM、ROM等。由于大部分的异步RAM和SRAM都是晶圆代工厂定制的，一次需要修改成适合于FPGA结构的Verilog等效模型。FPGA的综合工具 阅读全文

摘要：FPGA中的嵌入式RAM分为两种：专用的BRAM和分布是RAM（用LUT实现的）。这两种RAM又可以配置成单端口和双端口的RAM和ROM。双端口RAM又可以根据读写地址是否在同一块分为Double Port 和Two Port。读取方式也有多种方式，包括：Read first, Write fir... 阅读全文

摘要：ASIC 的复杂性不断提高，同时工艺在不断地改进，如何在较短的时间内开发一个稳定的可重用的ASIC芯片的设计，并且一次性流片成功，这需要一个成熟的ASIC 的设计方法和开发流程。本文结合NCverilog，DesignCompile，Astro等ASIC设计所用到的EDA软件，从工艺独立性、系统的稳定性、复杂性的角度对比各种ASIC的设计方法，介绍了在编码设计、综合设计、静态时序分析... 阅读全文

摘要：FPGA是什么？FPGA是现场可编程逻辑阵列，由可编程逻辑资源（LUT和 REG），可编程连线，可编程I/O构成。Xilinx的FPGA的基本结构是一样的，但随着半导体工艺的发展，FPGA的逻辑容量越来越丰富，速度更快，嵌入越来越多的硬核了，比如：ARM处理器，PCIe, ETHERNET等。在制程工艺上，Xilinx的7系列FPGA采用28 nm工艺，UltraScale采用20nm, Ultr... 阅读全文

摘要：一、工具的使用 工欲善其事，必先利其器。我们做IC设计的需要掌握的工具：仿真（vcs、modelsim），综合工具（dc、QS、ISE），时序分析（pt、其他的）。以及后端的一些工具，比如astro。可以看到，这个synopsys公司一套工具都全了。那么，很多大学也许没有这一套的工具（记得当年的candence的软件居然没办法自动综合版图）。那么，如果你进公司一年的时间就为了学习这... 阅读全文

摘要：芯片设计这个行当 ,从大的方面讲,主要分模拟和数字两大块, 而每大块又分前端和后端, 我想大部分同学对这个肯定是非常清楚的, 下面就数字电路聊聊芯片设计的一些事情,就是芯片设计有哪些活做, 这并不是全面完整的系统介绍，只是个人的了解和总结， 希望抛砖引玉，也许不全面, 不正确, 欢迎同学们指正和补充 说到数字芯片,不能不说FPGA, 这种是可编程的数字电路, 用法原理也不说了, 数... 阅读全文

摘要：IC的设计过程可分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。 前端设计的主要流程： 1、规格制定 芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。 2、详细设计 Fabless根据客户提出的规格要求... 阅读全文

摘要：在有线连接的世界里，以太网（Ethernet）无所不在。以太网具有各种速度模式、接口方式、以及灵活的配置方式。现在的以太网卡都是10/100/1000Mbps自适应网卡。以太网的物理层（PHY）通常使用独立的芯片实现，它和FPGA芯片连接的信号分为三组：配置数据（MDIO）控制器，中断控制器，PHY接口。 PHY接口 以太网的MAC和PHY之间的互联采用标准MII接口协议。随着技术的发展该接口协议... 阅读全文

摘要：多数FPGA开发者都习惯图形化界面（GUI）。GUI方式简单易学，为小项目提供了一键式流程。然而，随着FPGA项目越来越复杂，在很多情况下GUI工具就阻碍了工作效率。因为GUI工具不能对整个开发过程提供足够的灵活性和控制。另一方，GUI工具本身会占用很大一部CPU资源和内存。 脚本语言的选择 在IC和FPGA的最常用的是TCL，Perl以及Shell。除此之外，还有可能用到其他的脚本语言。比如，X... 阅读全文

摘要：Vivado 设计套件包括高度集成的设计环境和新一代从系统到 IC 级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于 AMBA AXI4 互联规范、IP-XACT IP 封装元数据、工具命令语言 (TCL)、Synopsys 系统约束 (SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。Vivado 工具将各类可编程技术结合在一起，能够可... 阅读全文

摘要：综合(synthesis) = 转换(translation) + 优化(logic optimization) + 映射(gate mapping)； 转换阶段将HDL语言描述的电路用门级逻辑实现。对于DC使用gtech.db库中的门级单元来实现HDL语言描述的电路，得到初始的未优化的电路。优化与映射时综合工具对初始电路进行分析，去掉冗余单元。并根据约束条件（环境约束和设计约束）对路径进行优化，... 阅读全文

摘要：作为 Synopsys FPGA 设计解决方案的一部分，Synplify FPGA 综合软件是实现高性能、高性价比的 FPGA 设计的行业标准。 其独特的行为提取综合技术 (Behavior Extracting Synthesis Technology, BEST) 在将 RTL 代码综合成特定的 FPGA 逻辑之前，先进行高层次优化。 此方法可以对整个 FPGA 进行高度优化，... 阅读全文

摘要：DC Ultra——Design Compiler的最高版本 在Synopsys软件中完整的综合方案的核心是DC UltraTM，对所有设计而言它也是最好级别的综合平台。DC Ultra添加了全面的数据通路和时序优化技术，并通过工业界的反复证明。DC Ultra具有独特的优化技术，能满足今天设计的各种挑战。DC Ultra提供快速的具有先进水平的数据通路优化技术，能建立快速关键路径时序。另外，DC... 阅读全文