会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
宋桓公
勇于尝试,才有突破。选择是一种乐趣,期待产生的结果~~ 欢迎关注我的哔哩哔哩账号:
code_bean(猛戳)
这里将以视频的形式展示,文本+视频,让知识点更好掌握
博客园
首页
联系
订阅
管理
上一页
1
···
31
32
33
34
35
36
37
38
39
···
46
下一页
2016年5月14日
前++和后++引发的血案~~!!
摘要: 先看一段奇葩代码: int x = 4; int y; y = (x++); printf("hello world. y = %d.\n", y); x = 4; y = (x++)+(x++); printf("hello world. y = %d.\n", y); x = 4; y = (x
阅读全文
posted @ 2016-05-14 09:43 宋桓公
阅读(1954)
评论(17)
推荐(3)
2016年4月15日
记录 第一次体验安装python第三方库的全过程
摘要: 目的:安装 Pillow库 现状是:python是3.4,easy_install没有安装;pip没有安装, 步骤: 1、安装Pillow库需要安装pip 2、安装pip需要安装easy_install(ps:这个不知道是不是必须的,应为按理说easy_install和pip都是 管理包的工具,为啥
阅读全文
posted @ 2016-04-15 11:06 宋桓公
阅读(8370)
评论(0)
推荐(1)
2016年1月24日
MiZ702学习笔记13——ZYNQ通过AXI-Lite与PL交互
摘要: 在《MiZ702学习笔记7——尝试自制带总线IP》,我曾提到了AXI4-Lite的简单用法,驱动了下流水灯,只涉及到了写总线。今天,我想利用之前的VGA模块,将AXI4-Lite的读写都应用上。这篇文章主要是思想的介绍,以及AXI4-Lite读的方法。一些细节请先阅读《MiZ702学习笔记7——尝试...
阅读全文
posted @ 2016-01-24 15:35 宋桓公
阅读(6461)
评论(1)
推荐(1)
MiZ702学习笔记12——封装一个普通的VGA IP
摘要: 还记得《MiZ702学习笔记(番外篇)——纯PL VGA驱动》这篇文章中,用verilog写了一个VGA驱动。我们今天要介绍的就是将这个工程打包成一个普通的IP,目的是为后面的一篇文章做个铺垫。 打包成一个普通的IP的目的,可以直接将这个IP粘贴到Block文件中。(和用文本实例化是一个意思)。应为我们调用zynq的核的时候一般是用Block的形式,为了zynq和我们的VGA模块更方便的组织起来...
阅读全文
posted @ 2016-01-24 11:30 宋桓公
阅读(1826)
评论(0)
推荐(0)
2016年1月21日
MiZ702学习笔记11——如何使用vivado isim仿真
摘要: 说到vivado的仿真确实是很有意思,不管是ISE还是Quartus都可以自己自动生成测试平台的完整构架,但是vivado不行,所有的测试代码自己写!(我反正是查了好久,都没发现vivado如何自动生成测试平台的完整构架)。而且vivado与众不同的地方是,他的测试文件和设计文件的类型是一模一样的。...
阅读全文
posted @ 2016-01-21 08:45 宋桓公
阅读(27551)
评论(0)
推荐(1)
上一页
1
···
31
32
33
34
35
36
37
38
39
···
46
下一页
公告