摘要：一个简单的时序约束图数据到达时间： Tclk1+Tco+Tdata建立时间： Tcycle+Tclk2-Tsu建立时间余量： 建立时间 - 数据到达时间 小问题：注意的点：PinPLL是clock pad路径 是共同经过的路径 ，可以同时加入进去。也可以不计算进去 Fmax 指的是始终周期最小时候的 阅读全文

摘要：BP算法的FPGA需要浮点数运算，所以学习了一下桶形移位器桶形移位器的使用桶形移位器的常见用法是浮点运算的硬件实现。对于浮点加或减法操作时，有效数的两个数的必须对准，这需要移动所述较小数到右边，增加其指数，直到它的较大数目的指数相匹配。这是通过减去指数并使用桶形移位器在一个周期内将较小的数字向右移动 阅读全文

摘要：DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，是一项关键的数字化技术 DDS的基本结构主要由相位累加器、相位调制器、波形数据表ROM、D/A转换器等四大结构组成，其中较多设计还会在数模转换器之后增加一个低通滤波器。DDS结构示意图，具体见图 33-1 阅读全文