当前标签：FPGA Verilog signaltap

Verilog综合是wire和reg如何防止被优化（转载）
mfditxkj 2012-06-04 22:00 阅读:6350 评论:0 推荐:0