当前标签：fpga

在模块中如何去写输出标志位的程序
Danielwc 2018-05-22 21:55 阅读:695 评论:0 推荐:0
小白在使用ISE编写verilog代码综合时犯得错误及我自己的解决办法
Danielwc 2018-05-10 10:34 阅读:1660 评论:0 推荐:0