CY0904030105

摘要： Altera的AE说initial和异步置位都会综合为power-up的reset。倍感惊奇，一直以为不可以综合，于是自己做了个实验，1 使用synplify pro 9.6，还是ignored，warning如下，@W: Initial statement will only initialize memories through the usage of $readmemh and $readmemb. Everything else is ignored。2用Altera自带综合器。未报相关warning。能否综合power-up reset无从得知。在通常的状况下，所有的门在上电的时候 阅读全文

摘要： Quartus警告分析warning1.Found clock-sensitive change during active clock edge at time <time> on register "<name>"原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确.措施:编辑vector source file2.Verilog HDL assignment warning at <location> : 阅读全文

摘要： RAM(Random Access Memory) 随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。 按照存储信息的不同，随机存储器又分为静态随机存储器（Static RAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。ROM(Read-Only Memory)只读存储器，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除。通常用在不需经常变更资料的电子或电脑系统中，资料并且不会因为电源关闭而消失。SRAM（Static RAM 阅读全文