uvm通信-analysis_port使用示例2(完整uvm测试平台)
知北游。。 2022-04-13 22:33
阅读:224
评论:0
推荐:0
阅读排行榜
generate与assertion
知北游。。 2022-03-02 16:03
阅读:224
评论:0
推荐:0
[CU]factory机制5-factory机制创建实例的原理
知北游。。 2021-10-31 16:30
阅读:220
评论:0
推荐:0
篇5-sva/system verilog assertion中序列/sequence的构建(2)
知北游。。 2021-11-23 13:25
阅读:217
评论:0
推荐:0
sv9.7.6交叉覆盖的替代方式
知北游。。 2021-12-29 17:44
阅读:216
评论:0
推荐:0
浙公网安备 33010602011771号