02 2012 档案

RTL行为级仿真、综合后门级功能仿真和时序仿真
摘要:数字电路设计中一般有源代码输入、综合、实现等三个比较大的阶段,而电路仿真的切入点也基本与这些阶段相吻合,根据适用的设计阶段的不同仿真可以分为RTL行为级仿真、综合后门级功能仿真和时序仿真。这种仿真轮廓的模型不仅适合FPGA/CPLD设计,同样适合IC设计。... 一、RTL行为级仿真 在大部分设计中执行的第一个仿真将是RTL行为级仿真。这个阶段的仿真可以用来检查代码中的语法错... 阅读全文

posted @ 2012-02-23 13:55 CrazyBingo 阅读(8480) 评论(0) 推荐(0)

如何使用ModelSim作前仿真與後仿真? (真oo无双前辈)
摘要:Abstract本文介紹使用ModelSim做前仿真,並搭配Quartus II與ModelSim作後仿真。Introduction使用環境:Quartus II 8.1 + ModelSim-Altera 6.3g由於FPGA可重複編程,所以不少開發人員就不寫testbench,直接使用Quartus II的programmer燒進開發板看結果,或者使用Quartus II自帶的Waveform Editor進行仿真,這種方式雖然可行,但僅適用於小project,若project越寫越大,Quartus II光做fitter就很耗時間,一整天下來都在作Quartus II編譯。比較建議的方式 阅读全文

posted @ 2012-02-21 17:02 CrazyBingo 阅读(1860) 评论(1) 推荐(2)

Testbench代码设计技巧
摘要:Testbench代码设计技巧" There are many ways " to code a test case, it all depens on the creativity ot the Testbench designer.Testbench代码设计技巧 11. Clock logic设计技巧 12. Asynchronous reset设计技巧 13. System task之打印数据 24. System task之生成.vcd文件 35. System task之生成vec(vector file)档 31. Clock logic为方便对时钟进行修改,已 阅读全文

posted @ 2012-02-18 09:36 CrazyBingo 阅读(2940) 评论(0) 推荐(1)

Quartus II 自带Simulaiton 与 Modelsim Simulaiton功能仿真
摘要:Quartus II 自带Simulaiton 与Modelsim Simulaiton功能仿真VS目录Quartus II 自带Simulaiton 与 1Modelsim Simulaiton功能仿真 1一、两者优缺点 1二、彼此仿真步骤 21. Quartus II 自带Simulation 22. Modelsim Simulation功能仿真 4一、两者优缺点1) Quartus II 自带的Simulation比较适合初学者使用,纯粹的GUI,用鼠标设置即可进行仿真,非常简洁明明了。但是相对于比较大的工程,比较复杂的项目,纯粹的手工,死板的设置,或许在设计者面前便是束手无策了,这个 阅读全文

posted @ 2012-02-18 09:35 CrazyBingo 阅读(2730) 评论(1) 推荐(0)

Modelsim Simulation操作技巧
摘要:Modelsim Simulation操作技巧一、Modelsim文件操作技巧1. 项目工程目录分配如上图所示,在altera的整个设计的工程目录之中,若是单纯的逻辑设计(不上nios2系统),一斑文件目录结构为此:Wave_test工程目录下,分为以下几个分支1) db:为Quartus II 编译产生的文件,通常占去了工程的大部分空间,打包时可删除.2) incremental_db:为Quartus II 编译产生的文件,通常占去了工程的大部分空间,打包时可删除.3) src :Quartus II中源代码存放目录4) simulaiton :Modelsim Simulation 仿真 阅读全文

posted @ 2012-02-18 09:35 CrazyBingo 阅读(5863) 评论(3) 推荐(1)

移情别恋,开始Modelsim
摘要:移情别恋,开始Modelsim一、一刀两断,移情别恋我郁闷的是,玩FPGA少说也有3年了,一直偷个懒没用挂modelsim,一直用Quartus II 自带simulation来仿真。甚至到了后来,仿真都懒得动手,就凭经验,直接YY的了。知道我看了《art of writing testbench》,才知道DUT这玩样,才知道代码的严谨以及我之错误,才知道testbench之必不可少。一直认为,才多大的工程,用Quartus II自带的simulation么的了,要testbench有何干系。现在才明白,我那些靠YY的设计,那是因为工程太小了,或者太简单了,那些小儿科的东西固然不必有劳Mode 阅读全文

posted @ 2012-02-18 09:34 CrazyBingo 阅读(1422) 评论(0) 推荐(0)

Verilog HDL Coding Style Proposal
摘要:Verilog HDL Coding Style Proposal一、写在前面的话话说Bingo触摸FPGA也有几年了,一开始学的VHDL,后来跟上了时代的潮流,又自学了Verilog,一直保持到了今天,似乎早已淡忘了VHDL的身影。一开始的模仿,接下来不懂就查,直到最后掌握基本的代码规范,到此刻为止,从来没有看过altera官方的Verilog Coding Style。终于,此刻,下定决心,来规范一下自己的代码。好的代码不仅是写给自己看的,更是为了让别人欣赏。一段完美代码,每一个毛孔都是那么的无懈可击。严格的规范,唯美的风格,赏心悦目,窥一斑可见整体。作为一个优秀的工程师,不管是软件工程是 阅读全文

posted @ 2012-02-16 21:46 CrazyBingo 阅读(2704) 评论(0) 推荐(0)

每一个电子工程师的代码学习忠告
摘要:每到年底各大媒体就争先恐后热火朝天地搞总结,什么十大人物,十大品牌,十大美女,十大帅哥等等五花八门乱七八糟的让人充满好奇充满怀疑,这事确实让人有点郁闷,就如同男足国家队的国产教练如沉墙扶们每一次踢球失败后都要说这么一句:我们回去后要好好总结,下次会打得更好! 这话听了几十年了,耳朵都生虫了,但还是无法看到中国猪球队有象人样的表现。因此,总结在某一程度上来说只不过是一种形式罢了,总结不代表就能改过原有的不足,也不代表就能进步了,甚至有点俗不可耐,尽管如此,阿蒙亦明知故俗,前人说过了入乡了就要随俗,因此你生活在这种环境里,你无法对这些无聊无趣的东东置之不理,除非你是天才,天才往往在非天才的人看来是 阅读全文

posted @ 2012-02-16 21:43 CrazyBingo 阅读(1464) 评论(2) 推荐(2)

ChinaAET Live Writer 写博文,多快好省
摘要:ChinaAET作为一个专业的电子类网站,汇集了大量的工程师在此撰写技术文章,分享设计经验,为方便广大工程师撰写博文,本站特支持Live Writer,欢迎尝试!ChinaAET Live Writer配置步骤如下:一、配置步骤:1、在菜单中选择“工具”》“帐户”,出现下面的画面:2、点击“添加按钮”,在出现的窗口中选择“其他日志服务”,如下图:3、点击“下一步”,出现添加日志帐户的窗口,填入相应的内容,日志网址为您的博客主页地址,用户名填写您的登录用户名(不是Blog名,也不是显示名称)和密码,如下图:4、点击“下一步”,出现选择日志类型窗口a) 在“您所使用的日志类型”中选择“Metawe 阅读全文

posted @ 2012-02-16 21:41 CrazyBingo 阅读(567) 评论(0) 推荐(0)

导航