摘要：VGA 接口电阻网络阻抗匹配考虑到成本意识实现的简易方案，用R-2R电阻网络模拟DAC替换ADV7123视频转换芯片。 本以为这边只是简单的分压，等我看的越多的资料，搞的越深，才发现，这边学问还真大： 先参考一下人家的几个图，做一下对比 特权 艾米 DE1 红色飓风 小马哥 本人，Crazy Bingo，今日，要设计一个16位真彩色的R-2R转换网络，询问了好多网友，看了好多资料，想了好... 阅读全文

摘要：神奇的硬件秒速边沿检测技术吃晚饭，看特权哥的logic_analysis，突然看到了一点，不理解，那是什么表达方式啊，云里and雾里……为什么要那样触发三次，我知道那是三个触发器，dff，但是不知道为什么要这样做，下面的assign，也不理解，晕乎乎群里，碰到了两高手，让我醍醐灌顶，茅塞顿开哈哈。牛崩啊……不过我还是云里雾里，于是建立了一个工程测试了一下，下面是RTL：经过他们解说，明白了：经过3个dff触发，寄存前一个值，最后当前值与前一个值相比较，如果当前值为0，前一个值为1，则neg_tri输出1，是下降沿；反之，则是上升沿；原来就是这么个回事啊，保存前一次的状态，需要一个D触发器，前次 阅读全文

摘要：时序逻辑__滞后一个像素最近又重新拿起了VGA，因为需要要把像素点绝对的精确，因此……在显示汉字的时候，很郁闷很郁闷的问题，怎么老是在最左边显示了汉字最右边的一列呢？？？怎么都想不通，郁闷……程序如下：很郁闷，明明是对的，可是为什么是错的呢？？崩溃，怎么改都不对。崩溃了一个小时候突然想到，把显示的内容向右平移一个像素点，不久OK 了吗？？，于是在X坐标判断语句中加了1，好了。可是，这只是结果，结果是好了，却不知道过程到底是如何。我只知道滞后了一个时钟周期即一个像素点，但是不知道该如何面对。继续崩溃了一会儿……突然想到，既然那个输出汉字像素点滞后了一个时钟，那何不用组合逻辑呢？？一切错误从此解决 阅读全文

摘要：1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻6,在高频信号下，充当电... 阅读全文

摘要：进入电子设个世界，PCB是少不了的东西，刚开始画板子的时候，感觉好神奇。那个时候用的是Altium Designer Summer 08 ，现在用的是Altium Designer Winnter 09 ，感觉跟Altium Designer 6.9 也没多大差别，只是功能上更新了点，视觉上变得更加炫了。偶尔逛论坛，或者自己发现，有好未知的秘密，放在这里，已知的未知的，Let‘s see see。（1）、在pcb布局阶段：在原理图中框选一个区域的元件或点选若干个元件、快截键“t”+“s”能迅速切换到pcb界面选中那些元件，然后按快截键“i”后选择菜单第二项用鼠标在你想要的地方拖一个框，那些元件 阅读全文

摘要：FPGA_MCU双系统系复位冲突 郁闷了1天，为什么不行呢，苍天无眼，我该如何面对…… 不就是想通过单片机给个信号嘛，使得Verilog工程里面的某些变量复位，使得MCU—FPGA联调更加的智能和谐，可是，可是…… 为啥仿真行的，实际验证就一直为0，一直就不行了呢？ 郁闷省略号…… 请见下文： RST_n是FPGA本身板载按键信号，Reg_Clr是MCU给的信号，但是为什么不行呢？？ ... 阅读全文

摘要：1Hz ~~ 250MHz的感觉做频率计，高频的，250M 左右没问题，再次测试，可是实验室没有20M以上的信号源给我用，怎么办办呢？？ 在嚎啕大哭的时候，难言，只能用FPGA产生频率给CPLD 来接收，250M没问题吧。 CLK_Deaign = Matlab_Keys + CLK_Generater; 在这个过程中发现了好多问题 （1） Matlab_Keys （2） CLK_Generate... 阅读全文

摘要：DAC908E ，恨你但又爱你想当年校赛的时候，题目200K 的任意波，而我却眼高手低，说要突破10M，信誓旦旦。 然则，终究，还是，失败了。最后还是用了DAC0832做了400K 的。郁闷以及悔恨。 究其原因，只有一个答案，眼高手低！ 当然，那时候几天不睡觉，人也傻逼了。虽然得了个2等，但是丝毫没有自豪感，遗憾啊。 考试考完之后，还是不忍心，拿起DAC908E,DAC902E,DAC092U,L... 阅读全文

摘要：“虚短”、“虚断”和“虚地”三个概念主要用于分析（理想）集成运放器的工作状态　　由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10V～14V。因此运放的差模输入电压不足1 mV，两输入端近似等电位，相当于 “短路”。开环电压放大倍... 阅读全文

摘要：算放大器组成的电路五花八门，令人眼花瞭乱，是 模拟电路中学习的重点。在分析它的工作原理时倘没有抓住核心，往往令人头大。为此本人特搜罗天下运放电路之应用，来个“庖丁解牛”，希望各位从事电路板维 修的同行，看完后有所斩获。遍观所有模拟电子技朮的书籍和课程，在介绍运算放大器电路的时候，无非是先给电路来个定性，比如这是一个同向放大器，然后去推导它的输出与输入的关系，然 后得出Vo=... 阅读全文

摘要：按位与　　：　　&逻辑与　　：　　&&（1）if（ （hcnt>=656）&& (hcnt<752) ) 与 if（ 656<=hcnt<752 )　　Verilog中不能同时判断连个条件 ，在实际测试中，发现用后一种就会出问题，因为不能同时判断2个，否则 默认为条件成立　　必须用逻辑与，2个判断合起来，就OK 了，　　跟C语言不一样... 阅读全文

摘要：好多天没来这里了，呜呜呜呜……　　实在不是我不想来，是哥哥没时间啊……　　一方面要电子设计集训，另一方面又要游泳集训，我木有什么办法……　　再者，还有些琐事，so on……　　　　终于，昨天，每天几千米的游泳训练可以暂时休息10天了，在这之间想去的时候还是可以去飘一会，财经游泳馆长的还可... 阅读全文