ARMv8 寄存器 分类

在 ARMv8-A 架构中，处理器的工作模式和寄存器设计有了显著的变化，特别是在引入了 Exception Levels (EL) 的概念之后。以下是 ARMv8 寄存器的详细说明以及工作模式的解析。

1. ARMv8-A 架构中的寄存器

(1) 通用寄存器（General-purpose Registers）

• 31个64位通用寄存器（X0-X30）：其中 X0-X30 可以作为 64 位寄存器使用，也可以用作 32 位寄存器（W0-W30）。X30 通常用于保存链接寄存器（Link Register, LR），类似于 ARMv7 中的 R14。
• 程序计数器（PC）：不再被视为通用寄存器的一部分，不能直接通过寄存器名称访问。但是可以通过分支指令来改变其值。

(2) 栈指针（Stack Pointer, SP）

• 每个 Exception Level 都有自己的栈指针（SP_EL0, SP_EL1, SP_EL2, SP_EL3）。这意味着在不同的 EL 下可以有独立的栈空间。
• 对于 AArch64 状态，默认情况下 EL0 和 EL1 使用相同的栈指针（SP_EL0），但在进入更高 EL 时会切换到对应的栈指针（如从 EL0 进入 EL1 时，若需要可切换至 SP_EL1）。

(3) 程序状态寄存器（Program Status Registers, PSTATE）

• 在 ARMv8 中，PSTATE 替代了 ARMv7 中的 CPSR 和 SPSR。它包含以下关键字段：
  • Current Exception Level (EL)：指示当前执行处于哪个异常级别。
  • Exception Handling State：指示是否正在处理异常。
  • Interrupt Masks：控制中断使能/禁止的状态。
  • Condition Flags：条件标志位（N, Z, C, V）。

(4) 特殊寄存器

• 包括但不限于系统控制寄存器、定时器寄存器等，这些主要用于配置和控制系统的行为。

2. 工作模式与 Exception Levels

ARMv8-A 引入了 Exception Levels (EL) 来定义系统的特权级别，取代了 ARMv7 中的处理器模式。共有四个 EL：

• EL0：最低特权级别，运行用户态应用程序。
• EL1：操作系统内核运行在此，管理硬件资源并提供服务给 EL0 应用程序。
• EL2：虚拟化支持，运行 Hypervisor，为多个 Guest OS 提供隔离环境。
• EL3：最高特权级别，负责安全监控和异常处理，包括 TrustZone 安全扩展的支持。

每个 EL 都有自己的一套寄存器集（如各自的 SP），并且在发生异常或上下文切换时，处理器会自动保存和恢复相应的 PSTATE 信息，确保不同 EL 之间的隔离性和安全性。

在 ARMv8-A 架构中，PSTATE（Program State Register）是用于表示处理器当前状态的寄存器。它取代了 ARMv7 中的 CPSR（Current Program Status Register）和 SPSR（Saved Program Status Register）。PSTATE 的字段被设计为更清晰且易于访问的形式，尽管它本身不是一个实际存在的寄存器，而是通过一组专用的系统指令和寄存器来访问和修改这些状态信息。

以下是 PSTATE 主要字段及其位的作用：

1. 条件标志位 (NZCV)

• N (Negative flag): 第 31 位。
  • 设置为 1 表示最近的操作结果为负数；否则为 0。
• Z (Zero flag): 第 30 位。
  • 设置为 1 表示最近的操作结果为零；否则为 0。
• C (Carry flag): 第 29 位。
  • 表示最近操作产生的进位或借位情况。
• V (Overflow flag): 第 28 位。
  • 设置为 1 表示最近的操作导致溢出；否则为 0。

2. DAIF 中断掩码

• D (Debug exception mask): 第 9 位。
  • 设置为 1 禁止调试异常；设置为 0 允许调试异常。
• A (SError interrupt mask): 第 8 位。
  • 设置为 1 禁止 SError 异常；设置为 0 允许 SError 异常。
• I (IRQ interrupt mask): 第 7 位。
  • 设置为 1 禁止 IRQ 中断；设置为 0 允许 IRQ 中断。
• F (FIQ interrupt mask): 第 6 位。
  • 设置为 1 禁止 FIQ 中断；设置为 0 允许 FIQ 中断。

3. 当前执行状态

• nRW (EL is AArch64/AArch32): 不是一个单独的可访问位，而是根据当前 EL 和配置确定的状态。
  • 表示当前是否运行于 AArch64 或 AArch32 状态。这通常由硬件自动管理，取决于进入该 EL 的方式。

4. Exception Level (EL)

• 并非直接作为 PSTATE 的一部分，而是隐含地决定了处理器当前处于哪个异常级别（EL1, EL2, EL3），并通过特定的 MSR/MRS 指令来读取或修改相关状态。

5. 其他状态信息

• 还包括其他一些状态信息，如：
  • IL (Illegal execution state): 第 20 位。
    • 设置为 1 表示发生了非法执行状态错误。
  • SS (Software Step): 第 21 位。
    • 与调试有关，用于支持单步执行。

请注意，虽然 PSTATE 提供了一种概念性的方式来理解处理器状态，但在实际编程和系统设计中，通常使用 MSR（Move to Special register）和 MRS（Move from Special register）指令来访问和修改这些状态信息，而不是直接操作 PSTATE 的各个位。例如，可以通过 MSR 指令来改变中断屏蔽状态或者通过 MRS 来读取条件标志位的状态。

确实，在讨论 ARMv8 架构中的异常处理机制时，ESR（Exception Syndrome Register）是一个非常重要的寄存器。它用于保存有关导致异常的信息，这对于调试和异常处理至关重要。让我们详细解释一下 ESR 寄存器及其作用。

ESR 寄存器

ESR_ELx 是一个在发生异常时用于保存异常综合信息的寄存器，其中 x 表示当前的 Exception Level (EL1, EL2 或 EL3)。它提供了关于异常原因的详细信息，这些信息对于确定如何处理异常以及可能需要采取的纠正措施非常重要。

ESR 寄存器的主要字段

• EC (Exception Class): [31:26] 位
  • 描述了异常的原因或类型。例如，数据中止、指令未定义等。
• IL (Instruction Length): 第 25 位
  • 表示引起异常的指令长度（在 AArch64 状态下为 0 表示 32 位指令，1 表示 16 位指令；AArch32 总是 0）。
• ISS (Instruction Specific Syndrome): [24:0] 位
  • 提供与特定异常相关的额外信息。具体内容取决于 EC 字段指示的异常类型。

为什么 ESR 很重要？

• 异常分类: EC 字段帮助操作系统识别异常的具体类型，从而可以更精确地进行异常处理。
• 详细信息: ISS 字段提供了关于异常的更多细节，比如如果是数据中止异常，它可以指出具体的内存访问错误类型。
• 辅助调试: 对于开发者来说，ESR 提供了丰富的信息来诊断问题所在，特别是在遇到硬件故障或软件错误时。

使用场景举例

假设你的程序遇到了一个“未定义指令”异常。在这种情况下：

• EC 字段会指出这是一个未定义指令异常。
• ISS 字段可能会包含关于该指令编码的更多信息，这有助于理解为什么处理器认为这条指令是未定义的。

通过检查 ESR 寄存器的内容，操作系统或者异常处理程序能够决定如何响应这个异常——可能是终止程序执行，尝试修复错误，或者向用户报告错误信息。

ESR_ELx 寄存器（Exception Syndrome Register）在 ARMv8 架构中用于保存导致异常的详细信息，其中 x 表示 Exception Level（EL1, EL2 或 EL3）。每个 ESR_ELx 都有相似的格式，但它们分别对应不同 Exception Level 上发生的异常。以下是 ESR_ELx 寄存器的具体位定义：

ESR_ELx 位定义

位范围	字段名称	描述
[31:26]	EC (Exception Class)	描述了异常的原因或类型。不同的 EC 值代表不同类型的异常，如指令执行异常、数据访问异常等。
[25]	IL (Instruction Length)	指示引起异常的指令长度。 0：表示 32 位指令（AArch32 状态下总是 0）。 1：表示 16 位指令（仅适用于 AArch64 状态下的某些情况）。
[24:0]	ISS (Instruction Specific Syndrome)	提供与特定异常相关的额外信息。具体内容取决于 EC 字段指示的异常类型。例如，对于数据中止异常，它可能包含关于内存访问错误的详细信息；对于未定义指令异常，它可能包含指令编码。

EC (Exception Class) 的值

EC 字段使用 6 位来编码，因此它可以表示多达 64 种不同的异常类型。这里列出了一些常见的 EC 值及其含义：

• 0x00: 当前EL使用的SP被禁用。
• 0x01: 未定义的系统指令。
• 0x02-0x03: 保留。
• 0x04: SVC 指令执行（AArch32 状态下）。
• 0x05: HVC 指令执行。
• 0x06: SMC 指令执行。
• 0x07: 未定义的 MCR 或 MRC 访问（AArch32 状态下）。
• 0x08: 未定义的 MSR、MRS 或其他系统指令访问（AArch64 状态下）。
• 0x09-0x0B: 保留。
• 0x0C: 未定义的指令执行。
• 0x10: 调试事件。
• 0x20: 地址大小故障，级别 -1 (TLB 读取)。
• 0x21: 地址大小故障，级别 -1 (TLB 写入)。
• ...
• 0x30: 同步外部中止。

请注意，完整的 EC 值列表和其对应的含义可以在 ARM Architecture Reference Manual 中找到，因为它们依赖于具体的实现细节以及异常发生时的状态。

总结

• ESR_ELx 寄存器用于记录导致异常的详细信息。
• EC 字段 提供了异常类型的信息，帮助确定异常的原因。
• IL 字段 指出了引发异常的指令长度。
• ISS 字段 包含了根据 EC 字段具体定义的附加信息，这对于诊断和处理异常至关重要。

通过检查 ESR_ELx 寄存器的内容，操作系统或者异常处理程序可以准确地识别异常原因，并据此采取适当的措施来恢复或报告问题。这些寄存器是 ARMv8 异常处理机制中的核心组件之一。

SCR_EL3（Secure Configuration Register for EL3）详解

SCR_EL3 是 ARMv8 架构中的 安全配置寄存器，用于控制 EL3（最高异常级别） 下的安全状态和中断/异常的路由规则。它是 64 位寄存器，只能在 EL3 级别 访问和修改。该寄存器的核心作用是：

1. 定义 EL0-EL2 的安全状态（Secure/Non-Secure）。
2. 控制中断和异常的路由路径（是否路由到 EL3）。
3. 管理与 TrustZone 相关的安全特性（如 SMC 指令使能、安全监控器行为等）。

---

1. SCR_EL3 的关键 Bit 字段

以下是 SCR_EL3 的主要 Bit 字段及其作用：

Bit 位置	字段名称	描述
[0]	NS (Non-Secure)	控制 EL0-EL2 的安全状态：
		- NS = 0：EL0-EL2 运行在 Secure 状态。
		- NS = 1：EL0-EL2 运行在 Non-Secure 状态。
[1]	IRQ	控制 IRQ 中断 是否路由到 EL3：
		- IRQ = 0：IRQ 不路由到 EL3（由当前执行的较低异常级别处理）。
		- IRQ = 1：所有 IRQ 都路由到 EL3 处理。
[2]	FIQ	控制 FIQ 中断 是否路由到 EL3：
		- FIQ = 0：FIQ 不路由到 EL3。
		- FIQ = 1：所有 FIQ 路由到 EL3。
[3]	EA (SError Routing)	控制 SError 异常（同步外部中止）的路由：
		- EA = 0：SError 路由到 EL3。
		- EA = 1：SError 路由到 VBAR_EL3 中的 SError 向量表地址。
[7]	SMD (SMC Disable)	禁用 SMC 指令：
		- SMD = 0：允许 SMC 指令（Normal World 可以调用 Secure Monitor）。
		- SMD = 1：禁用 SMC 指令（Normal World 无法进入 Secure World）。
[8]	HCE (HVC Enable)	控制 HVC 指令 是否启用：
		- HCE = 0：禁用 HVC 指令。
		- HCE = 1：允许 HVC 指令（Hypercall 到 EL2）。
[10]	RW (Execution State)	控制 EL0-EL2 的执行状态：
		- RW = 0：EL0-EL2 运行在 AArch32 状态。
		- RW = 1：EL0-EL2 运行在 AArch64 状态。
[48]	GPF (Granule Protection Fault)	控制颗粒保护故障的上报：
		- GPF = 0：不将颗粒保护异常路由到 EL3。
		- GPF = 1：颗粒保护异常路由到 EL3 并报告为检查异常。

---

2. 功能解析

(1) 安全状态控制（NS 位）

• NS=0：
  • EL0-EL2 运行在 Secure 状态，可以访问 Secure 内存和资源。
  • 此时，Normal World（Non-Secure）被限制在 EL0-EL2 以下。
• NS=1：
  • EL0-EL2 运行在 Non-Secure 状态，仅能访问 Non-Secure 资源。
  • Secure World（如 BL31、BL32）需通过 SMC/HVC 显式切换到 EL3。

(2) 中断路由控制（IRQ/FIQ/EA）

• 目的：
  • 确定哪些中断或异常会被路由到 EL3 处理。
  • 如果中断未被路由到 EL3，则由当前异常级别（如 EL1 或 EL2）处理。
• 典型场景：
  • 在 Secure Boot 流程中，将关键中断（如 Security Exception）强制路由到 EL3，确保 Secure Monitor 能及时响应。

(3) SMC/HVC 指令控制（SMD/HCE）

• SMD=1：
  • 禁用 SMC 指令，阻止 Normal World 通过 SMC 进入 Secure World。
  • 通常用于安全加固场景（如防止恶意软件绕过 Secure Monitor）。
• HCE=1：
  • 允许 Hypervisor（EL2）通过 HVC 指令与 EL3 通信。
  • 若 HCE=0，HVC 指令将触发未定义指令异常。

(4) 执行状态选择（RW 位）

• RW=0：
  • EL0-EL2 运行在 AArch32 状态（兼容 ARMv7 架构）。
• RW=1：
  • EL0-EL2 运行在 AArch64 状态（纯 64 位模式）。
• 注意：此位需配合 SCTLR_ELx.RW 使用，否则可能导致不可预测行为。

---

3. 实际应用场景

(1) Bootloader 初始化

• BL1（EL3） 初始化后，通常会配置 SCR_EL3.NS=1，使 EL1-EL2 运行在 Non-Secure 状态。
• BL2（如 U-Boot）运行在 EL1（Non-Secure），通过 SMC 调用 BL31（Secure Monitor）完成安全启动。

(2) 中断路由配置

• Secure 中断（如看门狗定时器）可配置为通过 SCR_EL3.IRQ=1 路由到 EL3，确保 Secure Monitor 及时响应。
• Non-Secure 中断（如普通设备驱动）可通过 SCR_EL3.IRQ=0 直接由 EL1 处理。

(3) 安全隔离

• 设置 SCR_EL3.SMD=1 可禁止 Normal World 通过 SMC 访问 Secure World，增强系统安全性。
• 结合 SCR_EL3.HCE=0，可阻止 Hypervisor（EL2）直接调用 EL3，进一步隔离虚拟化环境。

---

4. 配置 SCR_EL3 的示例代码

以下是一个典型的汇编代码片段，展示如何读取和修改 SCR_EL3 寄存器：

; 读取 SCR_EL3 到 X0
MRS X0, SCR_EL3

; 修改 NS 位为 Non-Secure 状态（NS=1）
BFI X0, XZR, #0, #1  ; 清除 NS 位
ORR X0, X0, #1 << 0   ; 设置 NS=1

; 修改 IRQ 位为路由到 EL3（IRQ=1）
BFI X0, XZR, #1, #1  ; 清除 IRQ 位
ORR X0, X0, #1 << 1   ; 设置 IRQ=1

; 更新回 SCR_EL3
MSR SCR_EL3, X0
ISB                 ; 同步屏障，确保更改生效

---

5. 注意事项

1. 权限限制：
   • SCR_EL3 仅能在 EL3 级别 访问，其他异常级别（如 EL2/EL1）无法直接修改。
2. 冲突优先级：
   • 如果 SCR_EL3 和 HCR_EL2 的配置冲突（如中断路由），SCR_EL3 的设置会 覆盖 HCR_EL2。
3. 复位后的默认值：
   • SCR_EL3 的初始值在复位后是 未知的，必须由软件显式初始化。
4. 安全策略：
   • 在安全敏感场景（如 Secure Boot），建议始终启用 SMD=1 以防止非法 SMC 调用。

---

SCR_EL3 是 ARMv8 安全模型中的核心寄存器，其配置直接影响系统的安全状态和中断处理逻辑。正确理解和使用 SCR_EL3 对于开发 Secure Monitor、TrustZone 应用和嵌入式系统至关重要。

总结

ARMv8-A 架构简化了处理器的工作模式概念，转而采用基于 Exception Levels 的设计，这使得架构更加清晰且易于理解。通过精心设计的寄存器集，特别是针对每个 EL 设计的独立栈指针和其他必要的状态寄存器，ARMv8 能够高效地支持现代计算环境中复杂的多任务处理需求，同时保持高性能和高安全性。此外，ARMv8 支持两种执行状态——AArch64 和 AArch32，其中 AArch64 使用上述描述的寄存器模型，而 AArch32 则兼容传统的 ARMv7 寄存器布局。