关于fpga实现有符号的加减乘
摘要:摘要:测试环境:quartus 13.0,在多数情况下,我们需要通过扩展符号位来实现有符号数的+ - *,但是verilog 的语法中有关于有符号的修饰符:signed,对比,笔者做了简单的测试,现将过程记录如下:欢迎大家一起交流,Q群:912014800。 这里我测试了乘法,代码如下: 代码解释:
阅读全文
posted @
2019-01-04 16:38
洋葱洋葱
阅读(3147)
推荐(0)
quartus FIR II IP核使用 【FIR II】
摘要:摘要:虽然网上有很多fir的使用博客,但是呢?本文的fir是基于最新的IP核 fir II 来说的。在新版的软件中,搜索fir只剩下fir II 了。。。本文仅说明该IP的参数怎么设置,如何使用,在此笔者已经验证过了,大家可以自行到硬件上验证,欢迎大家一起交流,Q群:912014800。 1.生成I
阅读全文
posted @
2019-01-04 16:27
洋葱洋葱
阅读(11450)
推荐(0)