2024年3月10日
FPGA的DAC转换部分遇到的问题
摘要： 利用线性序列机根据时序图和手册中的输出值的对应关系。 DAC这边的知识基本相同。 在验证的时候发现了问题，反推仿真的时候发现了，子啊lsm_cnt线性序列机计数的33到了之后还有一位，发现是set_en的问题，因为set_en使能才能计数。 这边是正确的波形图和代码对应 always @(posed 阅读全文
posted @ 2024-03-10 18:06 祈愿树下 阅读(76) 评论(0) 推荐(0)
// 侧边栏目录 // https://blog-static.cnblogs.com/files/douzujun/marvin.nav.my1502.css