2021年3月4日
综合及其相关基本概念
摘要： 逻辑综合：用EDA工具将设计从RTL到逻辑门级的转换过程 综合目的：时序、面积、功耗平衡 逻辑综合过程： 把HDL代码映射到与工艺库无关的模型上 对模型进行逻辑优化 映射到目标单元库，进行门级优化 阅读全文
posted @ 2021-03-04 20:14 我爱茜茜公主 阅读(218) 评论(0) 推荐(0)
verilog书写规范
摘要： b站、学堂在线 待完善 vectors向量 [ ] 行为级描述的基本结构 always、initial 组合逻辑用 = 时序逻辑用 <= 阅读全文
posted @ 2021-03-04 19:48 我爱茜茜公主 阅读(90) 评论(0) 推荐(0)
verilog if case注意的地方
摘要： 1、if 是否忘了else 2、case 是否忘了default 阅读全文
posted @ 2021-03-04 19:32 我爱茜茜公主 阅读(124) 评论(0) 推荐(0)