02 2018 档案

PYNQ = Python + ZYNQ —— ZYNQ部分功能的Python化
摘要：<ignore_js_op> 评估通过Python快速开发异构处理器FPGA应用性能（PYNQ评测）.pdf 558.07 KB, 下载次数: 1 转载：http://www.openhw.org/module/forum/thread-658826-1-1.html 评估通过Python快速开发异 阅读全文
posted @ 2018-02-27 14:38 yf869778412 阅读(5114) 评论(0) 推荐(0)
SGMII 和 Serdes 的详细说明
摘要：Serdes ： SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行 阅读全文
posted @ 2018-02-27 11:20 yf869778412 阅读(2516) 评论(0) 推荐(0)
基于FPGA的5寸LCD显示屏的显示控制
摘要：基于FPGA的5寸LCD显示屏的显示控制 作者：lee神 1,图像处理基础知识 数字图像处理是指将图像信号转换成数字信号并利用计算机对其进行处理的过程。图像处理最早出现于 20 世纪 50 年代，当时的电子计算机已经发展到一定水平，人们开始利用计算机来处理图形和图像信息。数字图像处理作为一门学科大约 阅读全文
posted @ 2018-02-07 16:04 yf869778412 阅读(4399) 评论(0) 推荐(0)
Cadence OrCad Allegro SPB 16.6 下载及安装破解指南
摘要：Cadence OrCad Allegro SPB 16.6 下载及安装破解指南 Cadence Allegro by xfire Cadence Allegro Cadence Allegro Cadence公司的电子设计自动化产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局 阅读全文
posted @ 2018-02-06 20:58 yf869778412 阅读(15100) 评论(0) 推荐(0)
关于XILINX芯片IO管脚的上拉电阻的疑问
摘要：XILINX的每个IO脚都有一个可选的可配上拉电阻功能，现在我在配置文件的UCF里使用了这个上拉电阻：语法如下：NET"I_key_data" LOC = "C11" |IOSTANDARD = LVCMOS33 |pullup ;但是，我现在不清楚的就是这个上拉电阻的阻值是多少呢？查找了资料，也没 阅读全文
posted @ 2018-02-06 19:54 yf869778412 阅读(2331) 评论(0) 推荐(0)
编译器指示语句
摘要：设计者在写设计代码时，有时可能针对仿真写一些语句，这些语句可能是不为DC所接受，也不希望DC接受；设计者如果不对这些语句进行特殊说明，DC读入设计代码时就会产生语法错误。 另一种情况是，设计者在写设计代码，有些设计代码是为专有的对象写的（如公司内部），这些专有的设计代码可能不希望被综合。 Synop 阅读全文
posted @ 2018-02-05 14:40 yf869778412 阅读(576) 评论(0) 推荐(0)
DMA&PIO
摘要：DMA&PIO DMA的英文拼写是“Direct Memory Access”，汉语的意思就是直接内存访问，是一种不经过CPU而直接从内存存取数据的数据交换模式。在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了 阅读全文
posted @ 2018-02-02 13:16 yf869778412 阅读(384) 评论(0) 推荐(0)
DPDK
摘要：Intel DPDK 全面解读 高性能网络技术 随着云计算产业的异军突起，网络技术的不断创新，越来越多的网络设备基础架构逐步向基于通用处理器平台的架构方向融合，从传统的物理网络到虚拟网络，从扁平化的网络结构到基于 SDN 分层的网络结构，无不体现出这种创新与融合。 这在使得网络变得更加可控制和成本更 阅读全文
posted @ 2018-02-02 13:15 yf869778412 阅读(603) 评论(0) 推荐(0)