FPGA之38译码器(看注释)
摘要:先是编写源文件,我习惯把他的名字与项目名称统一 decoder_3_8.v /* 模块思路是输入abc,输出8选1,先定义各个端口,考虑到输出有多个选择所以用[7:0] */ module decoder_3_8( a, b, c, out ); input a; input b; input c;
阅读全文
FPGA之串口接收数据(看注释)
摘要:兜兜转转看了好多家视频和好几本书,明白了FPGA难学的原因之一是因为讲的好(我觉得就是很详细,告诉你为什么这么来写代码)的视频比较少,之前看到的那本书其实也很好,只是没有说为什么这么写,以及某些步骤的用意,这次看了野火的视频,发现挺符合我的需求,他们视频和我借的那本书思路是相同的,野火的视频能将那些
阅读全文