禾雨

导航

2019年12月16日 #

联合数组在UVM中

摘要： 联合数组是SystemVerilog中定义的一种非常有用的数据类型，在验证平台中经常使用。UVM对其提供了良好的支持，与联合数组相关的uvm_field宏有： `define uvm_field_aa_int_string(ARG, FLAG) `define uvm_field_aa_string 阅读全文

posted @ 2019-12-16 14:13 禾雨 阅读(1381) 评论(0) 推荐(0)