摘要：笔记 1、vivado hls是fpga高级综合工具，可以将C语言转换成verilog代码，适合编写算法，但是要有硬件思想。 2、软核就是只要资源足够，就可以用逻辑打一个CPU出来，与硬核不一样，硬核是FPGA本身就嵌入了一个CPU硬件结构，而HLS是高级综合工具，只是 将C语言转换成verilog 阅读全文

摘要：操作的大体流程：1、TimeQuest Timing Analysis 2、打开下方的Analyzer 3、创建一个网表 4、创建约束（时钟 and PLL） 5、写入SDC文件 6、综合分析、布局布线、时序分析 7、report timing 选择要看在哪个时钟下的数据或者某个寄存器到另一个寄存器 阅读全文

摘要：因为在普通的fpga芯片里面，寄存器只可以表示无符号型，不可以表示小数，所以在计算比较精确的数值时，就需要做一些处理，不过在altera在Arria 10 中增加了硬核浮点DSP模块，这样更加适合硬件加速和做一些比较精确的计算。 浮点数和定点数的区别：定点数的小数点是固定的，而浮点数的小数点的位置不 阅读全文

摘要：题记：这个笔记不是特权同学自己整理的，特权同学只是对这个笔记做了一下完善，也忘了是从那DOWNLOAD来的，首先对整理者表示感谢。这些知识点确实都很实用，这些设计思想或者也可以说是经验吧，是很值得每一个有志于FPGA/CPLD方面发展的工程师学习的。 1、硬件设计基本原则 (1)、速度与面积平衡和互 阅读全文