2017年9月12日
verilog知识
摘要： 1、组合逻辑的竞争冒险 组合逻辑：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值。 组合逻辑的竞争冒险：当输入信号同事变化时，组合逻辑必然产生毛刺。 解决方法：用时序逻辑，每次寄存器的输出结果取决于上一个时钟的寄存器的值，不会产生毛刺。 2、寄存器reg可以用在时序逻辑也可以用在组合逻辑 阅读全文
posted @ 2017-09-12 17:13 peng_blog 阅读(299) 评论(0) 推荐(0) 编辑