晓鹏的博客

摘要： module D_Flip_Flop( clk,rst_n,d,q); input clk; input rst_n; input d; output reg q; always @(posedge clk or negedge rst_n) if(!rst_n) q <= 1'b0; else q <= d; endmodule 阅读全文

摘要： 1.宏定义的用大写： #define BIT_P1_0 0XFE 2.全局变量：大小写混用，不同部分用大写字母隔开。 unsigned char MoonRiver; 3.局部变量：全部用小写，不同部分之间用‘-’隔开。 unsigned char moon_river； 3.对于低电平有效的信号， 阅读全文