摘要：最近尝试了很多方法测量占空比，虽然说原理简单，但是测量的时候误差还是挺大的，凡是没呢么容易， 最后终于实现了1HZ-5M 占空比的测量，精度小于%0.1 另外发现了一个问题，fpga一条语句如果很复杂的话，可能会出现问题。 例如 assign duty_altera = pinlv << 1 + p 阅读全文

摘要：最近用verilog写了一个检测占空比的程序，意外的发现，在sigtab仿真中，部分边沿检测不出来 于是我单独写了一个边沿检测的程序，在sigtab中仿真时没有问题的，感觉问题应该出现在pll倍频中， 验证了一下，果然是clk的问题，在sigtab中用200M的clk就没有问题了。 如果整除，除法的 阅读全文

摘要：fpga通过pll倍频产生200M时钟，来测量高频率信号源，不知道为啥加到500M就有问题了，测量的fx比实际值要小，正常的话每一兆有3hz的误差，40M的话大约有120Hz的误差，满足2015年产生10-4的要求，贴一下代码。 阅读全文

摘要：FPGA以9600的波特率向单片机发送32位数据，然后单片机对数据进行解析，显示在显示屏上面 波特率的产生 ： 9600bps是指每秒钟发送9600个bit，即1bit的时间为1/9600，fpga板子自带50M晶振，那么一bit的时间时1/9600/1/50M 在没有检验位的情况下，每一帧数据是1 阅读全文