摘要：已经有几年没有接触过VDHL或者Verilog了，在大二时，对VHDL是如此的热爱，疯狂得不用看仿真只通过看代码就能知道问题所在，在那一年，我喜欢FPGA，喜欢了VHDL。就在那一年，老师给我的项目失败了，可能是自己技术不到家（那时连SDRAM工作原理还不懂，却说要用VHDL实现SDRAM读写，当年还是有很多东西不了解，也没有自己的一套学习方法），为了不让老师失望，我决意转向ARM，从此，我与FPGA、VHDL失去了交集，渐渐地，我把VHDL遗忘了。。。。。其中在那一年，虽然主攻VHDL，但对Verilog也有作过少许学习（毕竟Verilog学习资料多），只是随着时间的推移，Verilog与V 阅读全文

摘要：其实早就想写这篇文章很久了，由于先前有个项目需要用到C来制作其系统架构，后来由于其他原因一直没有时间写出来，现在将把我那里学习到的东西一一道上。应该很多人都认为面向对象的语言开发起来十分方便。由于其封装、继承等特性使面向对象语言更容易明确其结构，使开发过程中的结构清晰。从另一方面看面向对象语言在运行... 阅读全文