摘要：
Verilator使用 https://blog.csdn.net/daturasee/article/details/124488821 https://github.com/verilator/verilator our.v module our; initial begin $display( 阅读全文
posted @ 2022-08-21 01:09
大浪淘沙、
阅读(706)
评论(0)
推荐(0)
摘要：
BUFSIZ的大小：8192 在stdio中定义 RTS和CTS的连接 对于猫，是RTS和RTS直连，CTS和CTS直连 对于非猫，是RTS和CTS连接，CTS和RTS连接 uint8_t类型的定义位置 cstdint RVWMO弱内存排序 每个hart有自己相应的全局内存顺序，单个hart的代码似 阅读全文
posted @ 2022-08-21 00:18
大浪淘沙、
阅读(166)
评论(0)
推荐(0)
摘要：
sv赋值方式 sv的赋值方式可以采用.形参（参数）的方式，更清晰功能 https://gitee.com/bai-mengwei/my_uart_tb/blob/11126a220e740ea070c128f1949078daaaf5cad7/uvm_tb/register_model/uart_r 阅读全文
posted @ 2022-08-21 00:08
大浪淘沙、
阅读(494)
评论(0)
推荐(0)
浙公网安备 33010602011771号