2022年2月28日
日常记录（66）设计
摘要： module的参数例化 module async_fifo #(parameter FIFO_PTR = 4, FIFO_WIDTH = 32)([port_list]) 格雷码转换与generate结构 generate语句可以配合genvar实现将assign语句进行并行化处理。否则有有以下提示 阅读全文
posted @ 2022-02-28 21:48 大浪淘沙、 阅读(191) 评论(0) 推荐(0)