会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
大浪淘沙、
不积跬步无以至千里,不积小流无以成江海,骐骥一跃不能十步,驽马十驾功在不舍。
博客园
首页
新随笔
联系
订阅
管理
2021年12月17日
日常记录(13)SystemVerilog
摘要: logic数据类型 logic数据类型和reg数据类型只能受到单个驱动,而wire可以受到多个驱动。 logic和reg还有点像,都能被连续赋值,门单元赋值,还有模块驱动赋值。 比较赞同:从语义上来说,SV中的logic数据类型和Verilog中的reg类型是一样的,可以互换使用,更多的是兼容wir
阅读全文
posted @ 2021-12-17 21:20 大浪淘沙、
阅读(219)
评论(0)
推荐(0)
公告