2021年12月9日
日常记录（5）Verilog
摘要： Verilog的端口类型以及端口连接规则 https://www.cnblogs.com/Ivan0506/p/15159556.html 1、模块描述时 模块描述时在模块内部对模块的端口进行描述，是从内部角度出发，因此将 input 端口看作外界引申进来的一条线，只能为 wire型变量； 同理 i 阅读全文
posted @ 2021-12-09 16:59 大浪淘沙、 阅读(101) 评论(0) 推荐(0)