Azure' WorkSpace

摘要： http://blog.csdn.net/naclkcl9/archive/2010/03/28/5425936.aspx 2） 准确找出active X源 • Stop at black box output signal (ON) • Stop at fanin that is X but no transition in its last cycle (ON) －－－－－找出从此向前来源是固定的X（activeX） • Snap to value change and continue (OFF) 阅读全文

摘要： 我是用自己自定义的，跟你分享一下吧。希望能帮到你。在.vimrc中加入下面的语句：vmap <C-S-P> dO#endif<Esc>PO#if 0<Esc>在普通模式下按“V”（大写），进入<VISUAL LINE>模式，然后按上、下键，选定要注释的行，再按CTRL+SHIFT+P，这样就会在你选定的行上下加入#if 0和#endif。起到了注释的作用。在C语言中，用/**/来注释多行是不保险的，所以用“#if 0”这样的方式。如果你需要的是其它方式，也可以参考一下这个思路。 阅读全文

摘要： 基本素养英语要学好，写，读。写漂亮的文档。同事交流技术方面：现在对1,2,3,4,7有一般了解大概30%左右linux ：shell，perl，常用命令，VIMEDA工具的使用：VCS各个不同阶段仿真环境搭建；Verdi进行分析Debug，Timing Designer，spyglass …… ……verilog设计的一些经验，风格，常用的module积累, emacs-vlog等小技巧设计的思想方法，面积，速度，功耗平衡。综合，时序分析，DFT验证方法学，SystemVerilog，assertion精通FPGA的设计数字信号处理等基础知识，memory，通信，wireless，multim 阅读全文

摘要： 网上搜索稀奇古怪的关键字 "+libext+.v", 看到别人的一个VCS跑方针用的脚本，不错。以下为【zz】###############################################################!/bin/csh -ftimeif (!(-e filelist.vrl)) cp -f ../code/sim/scr/filelist.vrl .if (!(-e picture.dat)) cp -f ../code/sim/scr/picture.dat .if (!(-d pic)) mkdir picif (!(-d log)) 阅读全文

摘要： No.1 Writing Testbenches, Functional Verification of HDL Models by Janick Bergeron本书主要以HDL（verilog/vhdl）为例，详细讲述了在IC DESIGN FLOW中Verification 以及Test的设计思想、方法和技巧，涵概了测试的各个方面，是目前进行IC设计的同仁们最为推荐的一本宝典！！作者的个人网页有详细的介绍：http://www.janick.bergeron.com/wtb/toc.htmlNo.2 Priciples of Verifiable RTL Design, 2nd Ed.b 阅读全文

摘要： 遥想起刚进实验室的时候刘老师给的那张计划单子。工具使用： unix/shell/perl, vim, emacs-vlog, vcs, verdi, spyglass验证方法，验证的语言，平台。fpga的使用，xilinx开发流程。综合，dft的一些知识，用于check自己的时序，面积，功耗。语言：掌握好英语。做文档：office软件，画图软件，便于交流。 阅读全文

摘要： cp $(cat Filelist) /home/dirORcp `cat Filelist` /home/dir这里的`是你的Tab键上方的～那个键 阅读全文

摘要： http://blog.csdn.net/raptor/archive/2005/03/18/322889.aspx 阅读全文

摘要： 移动实验室的代码经验，又看了一下谭大哥的代码，总结一下。1） 按照小组的统一要求要求。（没有谁谁合理与否，大家遵照同一个约定，方便管里）1.文件头信息2.模块名小写，例化时候的名称U_XXX(大写)3.端口名称是否大写，是否要_IN, _OUT后缀4.信号是高电平有效，还是低电平有效， _N后缀2）好的习惯 1.多用define，会发现最后还是自己得到方便2.信号的命名要统一，要花时间思考来命名。共同的约定要遵照。比如： _w, _reg，现在看来是不错的。2.注释要清晰，排版要好。比如================================== XXX START========== 阅读全文

摘要： 调试用的一段代码，与ahb-slave不同，hwdata，hrdata，都是它的输入，因此，hwdata, hrdata 都是比其他的控制信号后延了一个cycle，正如AMBA-SPEC里面所描述。可以认为这是一个小的module，也可以认为这就是几个（2个）always语句块。 顾名思义，总线上的监视器，它的作用就是在ＡＨＢ上（hsel, hready, htrans, hwrite,haddr... 阅读全文