TH-PPM模型

TH_PPM信号产生模型如下：

\({S_{tr}}(t) = \sum\limits_{j =  - \infty }^\infty  {w(t - j{T_f} - {c_j}{T_c} - \delta {d_{[j/Ns]}})} \)

式中，w(t)表示发送的单周期脉冲；{c_j}是PN码序列；{d_[j/Ns]}表示信息码序列；T_c为PN码所控制的脉冲时延偏移单位；T_f是无调制时的均匀单周期脉冲的重复周期；δ为信息码{d_[j/Ns]}控制的附加时延(有时称为时间调制指数)，当信息码为“1”时，有附加时延δ，当信息码为“0”时，无附加时延δ；本文采用重复编码，每N_s个单周期脉冲波形传送1个二进制符号;信息码的脉宽T_S=N_sT_f，信息速率R_S=1/T_s，从式(1)可知，TH_UWB信号中包括两种时延，即c_jT_c和δd_[j/Ns]。{-jT_f-c_jT_c-δd_[j/Ns]}的绝对值表示了用户所发射的冲激脉冲串中第j个脉冲的起点时刻。

TH_PPM信号的设计原理及实现方案

简TH_PPM信号产生模型如图1所示：

 

图1 TH_UWB信号产生模型(PPM方式)

 在图1中，信息码与PN码作用于跳时脉冲形成器输出二者共同控制的跳时脉冲。一般地，信息数据的速率远低于PN码速率，也就是一个信息周期包含着PN码多个周期，可作为一个码片来处理。据此，可以将(1)式中的调制偏移量合并，用b_jT_b表示时延偏移，则 TH_PPM信号的表达式可简化为：

\({S_t}r(t) = \sum\limits_{j =  - \infty }^\infty  {w(t - j{T_f} - {b_j}{T_b})} \)

其中，b_j为受信息码和PN码共同控制的时延偏移系数。

本方案所采用的基带系统模型如图2所示。整个模型由基准时钟产生器、分频器、PN码产生器、信码产生器、二进制加法器、比较器以及PPM信号形成器构成。

 

图2 PPM基带系统模型

 图2中，基准时钟产生器输出50MHz的基准时钟；分频器1是1个2bit的二进制分频器，用于产生基准脉冲位置比较信号；信息码产生器产生实验用的二进制信息序列；PN码产生器产生伪随机序列，作为地址码；比较器的功能是将跳时脉冲形成器的两种可能输出状态(00，10)与分频器1输出的基准脉冲位置信号(00，01，10，11)在基准时钟的控制下进行实时比较，例如在基准时钟的上升沿，若跳时脉冲形成器的输出状态为10，则只有当分频器的输出也为10时,比较器输出为“1”，否则输出为“0”。由于在设计时，使脉冲形成器输出的某个状态至少保持分频器的一个状态周期时间，因此可保证在一个T_f内状态00、10有唯一的某个状态与分频器1的输出状态对应，而且状态不同，对应的比较输出的信号出现在上升沿的位置不同；PPM信号形成器的作用是在基准时钟的控制下，将比较器输出脉冲进行延迟、倒相和信号合成，便可输出PPM信号。脉冲产生器的作用是把PPM基带信号变换成符合要求的极窄高斯脉冲序列，形成 TH_PPM的UWB信号S_tr(t)。

 

TH_PPM模块对外共有3个输入输出端口，其中CLK是系统提供的时钟信号，频率为50MHz， Data_in为信码输入端口，TH_PPM_OUT是该模块的输 出端，经过TH_PPM调制后的TH_PPM脉冲信号即从该引脚发送到其他模块。

本方案采用的跳时码周期为31，为了便于实现(主要是便于时钟分频的需要)，对其补一位0，得到周期为32的跳时码，故将每32个脉冲构成一帧，由1个周期的跳时码对其进行调制，每个跳时码对应一个脉冲。TH_PPM信号产生器的VHDL设计顶层电路图模型如图3所示。

 

图3 TH_PPM调制的子模块示意图

该TH_PPM信号产生器由DCM模块、数据缓存器、跳时码ROM、跳时控制模块、PPM产生模块等几大部分组成。DCM模块即数字时钟管理模块，可以在50MHz系统时钟的基础上通过分频和倍频产生稳定的64MHz时钟，用于形成基带脉冲。时钟产生模块的作用主要是对 DCM产生的高速时钟进行分频，得到用以读取跳时码 以及控制脉冲跳时的低速时钟。跳时码存储在ROM模块中，该模块使用Xilinx公司的IP核生成，实现简单，在跳时过程中读写数据方便。跳时控制模块是这部分的核心，它接收ROM送来的跳时码，在高速时钟的控制下产生基带脉冲信号，低速脉冲读取的跳时码控制脉冲信号在一个周期内的位置，并根据跳时码的重复周期将若干个脉冲划分为一帧，便于跳时实现。

 

 

参考.UWB通信系统中TH_PPM调制的硬件仿真实现，屈源,葛利嘉,双涛,薛峰 《电子技术应用》2009年第5期