08 2017 档案

FPGA之模块调用
摘要：模块调用 今天使用Markdown编辑器进行编写，方便之处在于： 调用网址方便 可以纯文字制作表格 "Markdown使用手册" 参考资料 "模块调用手册" 调用步骤 1.先写主程序，并在file里右键点击主程序选择top： 2.New新建Verilog HDL文档，写次程序： 3.编译便可。 逻辑 阅读全文

posted @ 2017-08-29 17:32 Assassinn 阅读(1415) 评论(0) 推荐(0)

2017.8.28 编码器，半加器，全加器，led related
摘要：今天的任务： 1.基于Cyclone IV的EP4CE6E22C8N芯片的编码器；试验成功； 1 module encoder(I,O,enable); 2 input [3:0] I; 3 input enable; 4 output [1:0] O; 5 reg [1:0] O; 6 7 alw 阅读全文

posted @ 2017-08-28 17:51 Assassinn 阅读(188) 评论(0) 推荐(0)

2017.08.27 运算符，逻辑门，二选一，解码器
摘要：任务安排：基于Cyclone IV的基本代码编写及硬件实现； 1：Verilog hdl的运算符 2.简单程序编写；（输入利用接口key，ckey，输出利用led可以直接观测到输出结果） 2.1与门 2.2与非门 2.3二选一 2.4解码器 阅读全文

posted @ 2017-08-27 17:16 Assassinn 阅读(334) 评论(0) 推荐(0)

2017.8.24 基于Quartus相关引脚设置及仿真实现，硬件写录
摘要：今天做了三项工作，实现了FPGA开发板里面key和led逻辑关系，key1-led1，key2-led2，key3-led3，key4-led4，default定为led灯全亮，代码已经写好，三项分别是： 1.实现Quartus与Modelism的关联，并看到了输入输出关系： I.Quartus编译完成； II.Processing---start---sta... 阅读全文

posted @ 2017-08-25 10:13 Assassinn 阅读(574) 评论(0) 推荐(0)

导航