皮皮祥的博客

摘要： 时钟约束 1. 基本约束 create_clocks -name clk_name -period 10 [get_ports clk_in] 这是最基本的时钟约束语句，为时钟管脚创建一个时钟，综合工具会根据创建的时钟进行布局布线，并给出时序分析报告，若发生时序违例，则需要对设计进行优化修改。 2. 阅读全文

摘要： 本期求职笔试题目来源大疆硬件逻辑岗，共2道题，涉及知识点包含：时序约束中异步时钟的设置、典型时序优化方法。 33、根据约束关系set_clock_groups -async -group {CLK1CLK3}{CLK2}，下图哪些路径会进行时序检查( )（多选题） A Path4 B Path2C 阅读全文

摘要： 当设计中使用了多个时钟时，这些时钟域之间的关系可能是synchronous、asynchronous或者exclusive的。如下所示： Synchronous： Asynchronous： Exclusive： 需要人为地指定设计中时钟之间的关系，EDA工具才能正确地分析不同时钟域之间的路径。 S 阅读全文

摘要： 转自：https://blog.csdn.net/vacajk/article/details/78975590 为了更快速的开发我需要的带缓存的hdmi收发通路，将上一节的demo进行修改来实现。当然，可以从头开始自己进行配置，我就这么做了，但是因为fpga配置的不同，还要修改更多的驱动代码，相当 阅读全文

摘要： IIC总线介绍 IIC也称I2C，是一个多主从的串行总线，由飞利浦公司发明的通讯总线，属于半双工同步传输类总线，仅由两条线就能完成多机通讯，一条SCL时钟线，另外一条双向数据线SDA，IIC总线要求每个设备SCL/SDA线都是漏极开路模式，因此必须带上拉电阻才能正常工作。I2C协议占用引脚少，硬件实 阅读全文