verilog中testbench仿真时钟的生成
摘要：
一、普通时钟信号： 1、基于initial语句的方法： parameter clk_period = 10; reg clk; initial begin clk = 0; forever #(clk_period/2) clk = ~clk; end 2、基于always语句的方法： parame 阅读全文
posted @ 2022-07-28 18:19 皮皮祥 阅读(1062) 评论(0) 推荐(0)
浙公网安备 33010602011771号