皮皮祥的博客

摘要： 时钟发生器 (clock generator) 为同步时序电路产生时钟信号的器件或装置。最简单的时钟发生器是由奇数个反相器串接而成的环形振荡器，通过控制反相器的个数和/或连线的长度（延迟），可以得到不同周期的方波信号。由于器件参数的离散性，这种环形振荡器产生的时钟信号精度有限，一般只用于频率较低的简 阅读全文

摘要： 摘 要： 提出一种基于FPGA的动态相位调整实现方案。在高速数据传输接口中，由于数据窗缩小以及传输路径不一致，造成数据和时钟信号在FPGA的接收端发生位偏移和字偏移。动态相位调整技术根据当前各数据线物理状态，对各信号线动态进行去偏移操作，克服了静态相位调整中参数不可再调的缺点，使接口不断适应外部环境 阅读全文

摘要： 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL：Transistor-Trans 阅读全文