verilog HDL中wire和reg类型的区别
    
  皮皮祥 2021-08-30 16:13
    阅读:1069 
    评论:0 
    推荐:0 
    
  
                阅读排行榜
    卡诺图化简法注意事项
    
  皮皮祥 2023-01-07 11:06
    阅读:1046 
    评论:0 
    推荐:0 
    
  
                
    关于LVDS电平及PCB布线
    
  皮皮祥 2022-02-28 12:15
    阅读:1042 
    评论:0 
    推荐:0 
    
  
                
    verilog中always电平敏感信号
    
  皮皮祥 2021-09-22 15:42
    阅读:1042 
    评论:0 
    推荐:0 
    
  
                
    FPGA基础之逻辑单元(LE or LC)的基本结构
    
  皮皮祥 2021-08-09 10:56
    阅读:1042 
    评论:0 
    推荐:0 
    
  
                 
                     
                    
                 
                    
                 
 
         浙公网安备 33010602011771号
浙公网安备 33010602011771号