摘要：把vivado工程保存成.tcl文件，有两种方法，分别是： ① 使用tcl命令：在打开的vivado工程中，在tcl命令输入行，输入如下命令，write_project_tcl { d:/work/system.tcl}，即可把工程保存成.tcl文件。其中d:/work/是.tcl文件保存的路径，可 阅读全文

摘要：转自：https://qa.1r1g.com/sf/ask/764605411/ 我一直在寻找约40分钟,这真是令人沮丧...... 日食中的标准搜索结果背景颜色是白色和黑色.每当我搜索一些东西时,我必须扫描屏幕50秒才能找到Eclipse找到的东西.我不知道哪种方式设置它,但他必须与编程界面配置颜 阅读全文

摘要：第二篇来聊聊FPGA的硬件调试。 理论上来说，ISE中自带的chipscope也是可以用的，只是很多时候第三方开发板用10pin的JTAG连不上这个，所以还是老老实实用自带的ila（Integrated Logic Analyzer）工具吧。 关于ila的使用相关操作直接百度应该都能找到，只是普遍讲 阅读全文

摘要：片内逻辑分析仪的使用原理 使用ILA观测AXI总线以及用户逻辑学习内容本课 重点介绍片内逻辑分析仪的使用原理，以及如何使用 ILA 对 AXI 总线进行观测分析，实现对 FPGA 设计的全局规划和细节分析。实现步骤逻辑分析仪主要有以下几个阶段：1，预触发阶段。2，触发并采集阶段。3，采集结束并上传到 阅读全文

摘要：在调试VIVADO 过程中，由于生成的BIT文件过大，而我使用的FLASH又是32MBIT的，出现了FLASH过小，无法烧录的情况。网上搜索到的方法都是说“generate progamming file下会有一个属性，进去了在-g compress后面打勾”，但是我使用的是VIVADO2017.2 阅读全文

摘要：文章目录 前言 一、Vivado Simulato介绍 二、功能仿真需要的文件 三、具体步骤 文章目录 前言 一、Vivado Simulato介绍 二、功能仿真需要的文件 三、具体步骤 前言 本章关于vivado仿真软件的使用介绍 提示：以下是本篇文章正文内容，下面案例可供参考 一、Vivado 阅读全文

摘要：不少朋友在使用visio的时候，希望能够在图形上增加连接点，那么要怎样才能实现呢，其实简单几步就可以了。 工具/原料 lenovox250 windows 10 Visio2016 方法/步骤 点击连接点，按着ctrl键点击需要添加连接点的地方。 2 点击视图，勾选连接点，这样就能看到图形的连接点了 阅读全文

摘要：为了填充一个自己用线连接的图形，花了好长时间，就是填充不上，找不到原因，不过最后还是找到原因了，所以在此记录一下。 1、打开Visio，点文件—选项—自定义功能区，勾选开发工具，确定，然后功能区会出现开发工具的选项。 2、要想填充，首先图形得封闭。我做了个简单例子，如下图，看上去图形是封闭的，但其实 阅读全文

摘要：一、前言 接触Synopsys 家的VCS工具有一段时间了，在此简单分享下个人的学习笔记。供刚接触到数字前端设计的同学提供一些参考资料。在学校我们经常使用的verilog仿真软件都是quartus和modelsim，但是看一下一些公司的招聘要求，公司里使用的基本都是VCS。所以学习一下对找工作还是有 阅读全文

摘要：IC君的第42篇原创文章 （欢迎关注公众号 icstudy ，顺便在微信文章中点点广告） 上一篇文章IC君跟大家分享了Verdi使用技巧——连续有效信号量测方法。有不少网友在文章后留言或者微信给我留言，提供了一些其它方法。不得不说广大人民群众的智慧才是无穷无尽的，大家一起交流才能取得更大的进步！ 首 阅读全文

摘要：分组： { signal: [ { name: 'clk' , wave: 'p...Pp...P'}, [ 'Master' , ['ctrl',{name:'write',wave:'01.0...'}, {name:'read' ,wave:'0...1...0'} ], {name:'add 阅读全文

摘要：http://blog.csdn.net/lefter1986/article/details/8562798点击打开链接 在Visual Studio2008中编写如下代码： #include <iostream> using namespace std; int main() { #define 阅读全文

摘要：目录 1.加载设计 2.加载波形 3.重新加载设计和波形 4.选择信号 5.查看波形 6.mark标记时间差 7.波形文件保存 *.rc 8.获取参数值 9.获取波形时刻里的值 10.新建组与对组重命名，显示信号全路径 11、改变信号和波形颜色 12.查看信号及变化 13.显示状态机及其名称 1.加 阅读全文

摘要：Verdi主要在以下方面使用 Verdi使用情形： IC验证工程师(Debug) IC设计工程师(Review) 学习目标主要以下三方面： 能够生成fsdb波形； 能够查看fsdb波形； 能够追踪RTL代码。 生成FSDB波形 三个变量 VERDI_HOME/NOVAS_HOME：仿真器默认，且为设 阅读全文

摘要：目录 1、总线拆分 2、统计次数 3、逻辑运算 4、manage.rc 5、Trace代码过程中波形窗口保持前置 ６、Parameter 提示的默认进制 7. 数字信号的模拟化呈现 8. 模拟波形的显示范围 9. 自动调节：加载特定时间范围 10. 如何提高螺丝钉的自我修养 11. 跳转到指定行号 阅读全文

摘要：“VCS是Verilog Compiled Simulator的缩写。VCS MX®是一个编译型的代码仿真器。它使你能够分析,编译和仿真Verilog,VHDL,混合HDL,SystemVerilog,OpenVera和SystemC描述的设计。 它还为您提供了一系列仿真和调试功能,以验证您的设计。 阅读全文

摘要：SVN 简介 Subversion(SVN) 是一个开源的版本控制系統, 也就是说 Subversion 管理着随时间改变的数据。 这些数据放置在一个中央资料档案库(repository) 中。 这个档案库很像一个普通的文件服务器, 不过它会记住每一次文件的变动。 这样你就可以把档案恢复到旧的版本, 阅读全文

摘要：Verdi的使用技巧总结 1，加载信号 2，放大缩小 3，波形文件保存.rc 4，移动波形窗口信号位置 5，对信号的操作 6，显示信号全路径 7，显示状态机及其名称 8，改变信号和波形颜色 9，参考信号数值 10，新建组与对组重命名 11，mark标记功能 12，重新加载波形或设计文件 1，加载信号 阅读全文

摘要：首先呢，这个解决办法也不是我想出来的，其实是我之前遇到了这个问题，百度看的大佬的解决办法，独乐乐不如众乐乐。直接看图吧！我只是一个搬运工！不过确实有用，建议下载matlab2019之后的版本，这样help里面还是中文解释，美滋滋，对学习那真的是帮助很大。 阅读全文

摘要：本文介绍了使用help，edit，doc，lookfor来查看某一函数功能的4种方法，其中doc+某一函数命令的方式比较常用。 工具/原料 MATLAB 方法/步骤 第一，启动MATLAB，出现以下命令行窗口（Command Window），工作区（Work Place）等。 第二，使用help+函 阅读全文