04 2018 档案

FPGA学习中的代码阅读
摘要：不管是学FPGA还是C语言，任何一种代码的学习都离不开大量的代码阅读，也就是多看，多学习别人的代码。初学者在学习的过程中更为重要的是模仿，模仿别人的代码算法怎么去处理的，模仿多了，代码看的多了，能力自然就有所提升了。 说到这里不免有人问，那是不是去抄袭别人的代码啊，这种行为多可耻啊。个人认为，如果有 阅读全文
posted @ 2018-04-26 19:04 alifpga 阅读(1309) 评论(0) 推荐(0)
浅谈FPGA资源评估
摘要：在使用FPGA过程中，通常需要对资源做出评估，下面简单谈谈如何评估FPGA的资源。 FF和LUT的数目： 这个在写出具体代码之前，初学者通常没法估算，但资深FPGA工程师会估算出一个数量级。通常的做法是系统架构划分好后可以复用的模块根据以前设计中的资源消耗数来估，新的模块写完代码后估。 RAM： 这 阅读全文
posted @ 2018-04-25 08:30 alifpga 阅读(3338) 评论(0) 推荐(0)
FPGA中的仿真
摘要：在进行FPGA工程开发中，都会接触到仿真这个环节。FPGA开发一定要仿真，要养成仿真的习惯。 很多初学者或者学艺不精的工程师都比较排斥仿真。 但是，仿真真的很重要！ 仿真可以让设计者能够很快知道模块输出值是否正确。说到这，就有读者想问，直接上板子不是更快吗？如果你以后的工作都是用FPGA来跑流水灯， 阅读全文
posted @ 2018-04-24 08:46 alifpga 阅读(1865) 评论(0) 推荐(0)
浅谈FPGA的选型
摘要：工欲善其事必先利其器，开发FPGA的第一步，当然是选择一片符合设计需求的芯片。 器件特色 选片第一个关注的应该是FPGA器件的专用资源。 例如是否需要高速接口，如果需要的话，需要多少个通道，各个通道需要的最高收发速度是多少。 同样，如果需要实现运算量较大的算法模块时，则要求FPGA器件需要有大量的D 阅读全文
posted @ 2018-04-23 09:21 alifpga 阅读(5014) 评论(0) 推荐(0)
浅谈FPGA有限状态机
摘要：状态机几乎可以实现一切时序电路。 有限状态机（FiniteStateMachine， FSM），根据状态机的输出是否与输入有关，可分为Moore型状态机和Mealy型状态机。Moore型状态机输出仅仅与现态有关和Mealy型状态机不仅与现态有关，也与输入有关，所以会受到输入的干扰，可能会产生毛刺（G 阅读全文
posted @ 2018-04-20 09:29 alifpga 阅读(1533) 评论(0) 推荐(0)
上一步是硬件描述语言，下一步是FPGA
摘要：上一步是硬件描述语言，下一步是FPGA。 学习了硬件描述语言(Verilog或者VHDL)之后，FPGA该如何继续。 世上没有捷径，每一步都得踏踏实实的走。学习FPGA也是这样，在有了硬件描述语言的基础之上，可以学习FPGA基础。 学习模块的划分和接口的定义，可参考FPGA厂商的一些实例设计，想办法 阅读全文
posted @ 2018-04-17 08:17 alifpga 阅读(227) 评论(0) 推荐(0)
学习FPGA需要做哪些
摘要：有些人比较差，做了一些介绍，有误导成分。有些人水平太高，介绍的很好，但是很多人依旧听不懂，得到的肯定很少。学习FPGA，在不同层次的人明显有不同的答案。 熟悉硬件描述语言语法，不需要什么都会，但是要记住几个经典的时序，逻辑电路的描述方式。 熟悉三个经典电路描述并仿真。学会用逻辑分析仪抓取数据。三个经 阅读全文
posted @ 2018-04-16 08:36 alifpga 阅读(1382) 评论(0) 推荐(0)
简述FPGA时序约束理论
摘要：FPGA时序约束简介。 时序约束的场景： 在简单电路中，当频率较低时，数字信号的边沿时间可以忽略时，无需考虑时序约束。但在复杂电路中，为了减少系统中各部分延时，使系统协同工作，提高运行频率，需要进行时序约束。通常当频率高于50MHz时，需要考虑时序约束。 限制FPGA最大频率的因素： 组合逻辑延时 阅读全文
posted @ 2018-04-13 09:09 alifpga 阅读(389) 评论(0) 推荐(0)
FPGA与嵌入式一点见解
摘要：FPGA：即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 嵌入式系统（Embedded system），是一种“完全嵌入受控器件 阅读全文
posted @ 2018-04-12 11:05 alifpga 阅读(2854) 评论(0) 推荐(0)
FPGA中RAM使用探索
摘要：FPGA中RAM的使用探索。以4bitX4为例，数据位宽为4为，深度为4。 第一种方式，直接调用4bitX4的RAM。编写控制逻辑对齐进行读写。 quartus ii 下的编译，资源消耗情况。 85C模型下的时钟频率。 0C模型下的时钟频率。 第二种方式，调用1bitX4的RAM，例化4次。编写控制 阅读全文
posted @ 2018-04-09 08:16 alifpga 阅读(602) 评论(0) 推荐(1)
可控硅的工作原理和主要作用
摘要：可控硅的工作原理为： 要使晶闸管导通，一是在它的阳极A与阴极K之间外加正向电压，二是在它的控制极G与阴极K之间输入一个正向触发电压。晶闸管导通后，松开按钮开关，去掉触发电压，仍然维持导通状态。 如果阳极或控制极外加的是反向电压，晶闸管就不能导通。控制极的作用是通过外加正向触发脉冲使晶闸管导通，却不能 阅读全文
posted @ 2018-04-08 08:14 alifpga 阅读(3944) 评论(0) 推荐(0)
异步电路中时钟同步的方法
摘要：时钟是数字电路中所有信号的参考，特别是在FPGA中，时钟是时序电路的动力，是血液，是核心。没有时钟或者时钟信号处理不得当，都会影响系统的性能甚至功能，所以在一般情况下，在同一个设计中使用同一个时钟源，当系统中有多个时钟时，需要根据不同情况选择不同的处理方法，将所有的时钟进行同步处理，下面分几种情况介 阅读全文
posted @ 2018-04-04 08:31 alifpga 阅读(1960) 评论(0) 推荐(0)
FPGA中计数器设计探索
摘要：FPGA中计数器设计探索，以计数器为32位为例： 第一种方式，直接定义32位计数器。 reg [31:0]count; quartus ii 下的编译，资源消耗情况。 85C模型下的时钟频率。 0C模型下的时钟频率。 chip planner下资源分布情况。 第二种方式，定义2个16位计数器。 re 阅读全文
posted @ 2018-04-03 09:29 alifpga 阅读(669) 评论(0) 推荐(0)