摘要： 在FPGA高速AD采集设计中，PCB布线差会产生干扰。今天小编为大家介绍一些布线解决方案。 1、信号线的等长 以SDRAM或者DDRII为例，数据线，命令线，地址线以及时钟线最好等长，误差不要超过500mil。 上图是FPGA与SDRAM布线，时钟频率设定为125M，为了等长可以走蛇形线。 蛇形走线 阅读全文