03 2021 档案

HDLBits 刷题记录(5)
摘要：1. 可以自己选择延时N个时钟周期的电路：N个DFFs + 一个对应的 N to 1 多路选择器。 具体代码如下。从下面的代码可以看出，my_dffx 是一个最关键的模块。所以以后再写这样的延时电路时，先把最小单元：DFF写好。然后再用例化的手段去实现整个延时电路，感觉看起来就很好理解。当然了，用一 阅读全文
posted @ 2021-03-05 15:49 wordl_hello 阅读(108) 评论(0) 推荐(0)
用一行代码实现256-1且4位宽的多路选择器
摘要：给我的感觉是：verilog不会去计算 sel4+3 和 sel4 之间的差值。所以在上面一道题的时候，由于是选择1位出来（且sel是8位，位数是固定的！但值可变），所以没有问题。 针对上述的说法，其实这道题有两种解决方法：①利用 bit slicing 特性；②依然利用选择位sel是固定的位数去挑 阅读全文
posted @ 2021-03-05 10:48 wordl_hello 阅读(702) 评论(0) 推荐(0)
用一行代码实现256-1多路选择器(要点：数组的索引值是可变的 variable!)
摘要：做不出的题！用一行代码实现256-1路多路选择器 vector(数组)的index是可变的，只要vector(数组)的位数是恒定的就行。 具体实现代码如下所示。 阅读全文
posted @ 2021-03-05 09:55 wordl_hello 阅读(145) 评论(0) 推荐(0)
有限状态机的三段式写法
摘要：有限状态机的三段式写法.md module top_module( input clk, input areset, // Asynchronous reset to state B input in, output reg out);// reg ns,cs; parameter sa = 1'b 阅读全文
posted @ 2021-03-04 17:27 wordl_hello 阅读(126) 评论(0) 推荐(0)
Design compiler 无法读取文件
摘要：Design compiler 无法读取文件.md Error: Cannot read file '/home/IC/Public/HDLBits/m2014_q4d/top_module.v'. (UID-58) No designs were read 自己手动在DC中 read 文件时，首先 阅读全文
posted @ 2021-03-04 17:18 wordl_hello 阅读(1923) 评论(0) 推荐(0)
同步有限状态机
摘要：1. 同步有限状态机就是为了在同一个时钟沿的控制下产生各种各样的控制信号enable信号。即：解决“什么时候”的问题(合适的时间做合适的事情)！ 2. 什么是有限状态机？ 3. Mealy型状态机 4. Moor型状态机 5. 这里的转移开关的意思就是：enable信号。即：画出状态转移图之后(三要 阅读全文
posted @ 2021-03-04 17:17 wordl_hello 阅读(231) 评论(0) 推荐(0)
HDLBits 刷题记录(3)
摘要：HDLBits 刷题记录(3).md 1. `default_nettype none 的用法： 2. 数组和位数 3. 按位操作的结果也是相应的多位，而不是只有一位。 逻辑操作结果 && 是只有一位的， 而按位操作 & 结果是多位的 ~：逻辑取反。而且是按位取反！ 4. 计算一共有多少个1 5. 阅读全文
posted @ 2021-03-04 17:17 wordl_hello 阅读(65) 评论(0) 推荐(0)
示波器的使用
摘要：1. 周期波形的时间参数。 2. 周期信号的电压参数。注意平均值也被称为直流分量。 3. 正弦波的有效值 4. 直流偏置。零位线不会改变的。只是改变了平均值。 5. 6. 示波器 7. 8. 9. 10. 11. 阅读全文
posted @ 2021-03-01 17:24 wordl_hello 阅读(391) 评论(0) 推荐(0)
HDLBits的刷题记录（1）
摘要：HDLBits的刷题记录（1）.md || ：代表的是或操作。 2. 在 2001 语法中，当在端口列表中声明过后的端口，不能再在module块内再声明，如果想改声明只能再端口列表中去改。 接触第7行注释的内容时，会产生下列错误。 3. 理解关于 driver 和 被驱动的概念： 比喻很形象：sou 阅读全文
posted @ 2021-03-01 11:25 wordl_hello 阅读(107) 评论(0) 推荐(0)