12 2025 档案

USB2.0协议学习笔记【未完成】
摘要：USB编码 与 位/比特填充 NRZI 编码（Non-Return-to-Zero Inverted Code） 非归零反转编码的编码规则 '1' 表示电平切换 '0' 表示电平不变 示例编码 假设原始数据：1 0 0 1 1 NRZI 编码结果（以第一种方式，'1' = 切换，'0' = 保持）： 阅读全文
posted @ 2025-12-05 10:59 阿坤不咕 阅读(0) 评论(0) 推荐(0)
【zynq/pynq学习】pynq使用注意事项：web无法进入pynq地址192.168.2.99
摘要：我的连接方式：pynq通过网线与电脑网口相连接 默认情况： 配置网卡的设置为： 若配置后提示弹出被占用，如下 则应当找到另一个网卡里的tcp/ipv4配置是否占用了当前的配置。 比如说我的两个有线网卡，其中的拓展坞网卡之前已经被我配置过，设置了上面相同的配置步骤，所以会有提示框弹出。我进入拓展坞网卡 阅读全文
posted @ 2025-12-05 10:57 阿坤不咕 阅读(0) 评论(0) 推荐(0)
【工具配置】Windows11通过ssh连接到VMware虚拟机（命令行，Moba，VScode）
摘要：步骤一：用ifconfig命令查看虚拟机ip地址，如图为192.168.217.128，（如果提示ifconfig命令不存在，按提示安装即可） 步骤二：建立ip映射 打开VMware的虚拟网络编辑器（编辑>虚拟网络编辑器）： 依次点击：更改设置，选择VMnet8，进入NAT设置 进入NAT设置后： 阅读全文
posted @ 2025-12-05 10:56 阿坤不咕 阅读(0) 评论(0) 推荐(0)
verilator手册中 9.1.10 How do I generate FST waveforms (traces) in C++ or SystemC?
摘要：FST Trace File Format Support in Verilator FST is a trace file format developed by GTKWave. Verilator provides basic FST support. To dump traces in FS 阅读全文
posted @ 2025-12-05 10:52 阿坤不咕 阅读(0) 评论(0) 推荐(0)
verilator手册中 9.1.9 How do I generate waveforms (traces) in SystemC?
摘要：9.1.9 How do I generate waveforms (traces) in SystemC? A. Verilator Trace Option Pass the --trace option to Verilator, and in your top-level sc_main() 阅读全文
posted @ 2025-12-05 10:51 阿坤不咕 阅读(0) 评论(0) 推荐(0)
verilator手册中 9.1.8 How do I generate waveforms (traces) in C++?
摘要：9.1.8 How do I generate waveforms (traces) in C++? See also the next question for tracing in SystemC mode. A. Pass the --trace option to Verilator Pas 阅读全文
posted @ 2025-12-05 10:51 阿坤不咕 阅读(0) 评论(0) 推荐(0)
verilator使用记录
摘要：verilator的作用 Verilator 是一种开源工具，用于将 Verilog 硬件描述语言转换为高性能的 C++ 或 SystemC 模型。它是一种 静态编译器，常被用于数字硬件仿真和验证。 具体作用 将 Verilog 转换为 C++/SystemC 模型 Verilator 会将 Ver 阅读全文
posted @ 2025-12-05 10:51 阿坤不咕 阅读(0) 评论(0) 推荐(0)
时序电路的时间参数及其约束
摘要：利用正边沿触发寄存器的有限状态机方框图如下： 时序电路的时间参数： 建立时间（tsetup简写为tsu）：在时钟翻转（如正边沿触发器为0到1翻转）之前数据输入（D）必须有效的时间； 维持时间（thould简写为th）：在时钟边沿之后数据输入必须仍然有效的时间； 寄存器最坏情况下的传播延时（tc-q） 阅读全文
posted @ 2025-12-05 10:50 阿坤不咕 阅读(0) 评论(0) 推荐(0)
FPGA学习：Quartus中错误、警告信息汇总
摘要：1.Quartus中：Warning (21074) Warning (21074): Design contains 10 input pin(s) that do not drive logic Warning (15610): No output dependent on input pin 阅读全文
posted @ 2025-12-05 10:49 阿坤不咕 阅读(0) 评论(0) 推荐(0)
cadence入门学习记录
摘要：一.警告 1.cds.lib 内容redefines *WARNING* LIB XuKun_Lib from File /home/IC/Desktop/cds.lib Line 2 redefines LIB XuKun_Lib from File /home/IC/cds.lib Insert 阅读全文
posted @ 2025-12-05 10:48 阿坤不咕 阅读(0) 评论(0) 推荐(0)
arduino-esp32-cam环境配置和例程使用（2020年文章，有些过时，后续有空再维护）
摘要：如果想要深度开发，请使用esp-idf开发，自由度更高，同时也比较复杂。我的主要目的是模块到手后快速上手评测，检查模块是否可以使用。 一.硬件准备 1.aithinker esp32-cam模块一个： 2.usb转串口模块：比如ch340,cp2102等等。 3.杜邦线若干。 二.硬件连接 U0R， 阅读全文
posted @ 2025-12-05 10:46 阿坤不咕 阅读(2) 评论(0) 推荐(0)
FPGA跨时钟域信号处理之亚稳态问题
摘要：FPGA跨时钟域信号处理之亚稳态问题学习笔记 将慢速时钟域（PC 机中的波特率）系统中的 rx 信号同步到快速时钟域（FPGA 中的 sys_clk）系统中，所使用的方法叫电平同 步，俗称“打两拍法”。 跨时钟域会导致“亚稳态（metastable）”的问题，信号的上升沿和下降沿并不是瞬间被拉高或拉 阅读全文
posted @ 2025-12-05 10:43 阿坤不咕 阅读(1) 评论(0) 推荐(0)
野火FPGA学习记录：第28章 VGA显示器驱动设计与验证
摘要：硬件平台：Cyclone IV E EP4CE10F17C8 开发平台：Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version 开发板：野火征途pro 实验项目：vga_colorbar 实验模块：vga_ 阅读全文
posted @ 2025-12-05 10:42 阿坤不咕 阅读(1) 评论(0) 推荐(0)
野火FPGA学习问题记录之：Warning (13024): Output pins are stuck at VCC or GND
摘要：FPGA问题记录之： Warning (13024): Output pins are stuck at VCC or GND Warning (21074): Design contains 16 input pin(s) that do not drive logic 硬件平台：Cyclone 阅读全文
posted @ 2025-12-05 10:40 阿坤不咕 阅读(1) 评论(0) 推荐(0)