摘要：1. 基本时钟约束：creat_clock 2. 生成时钟约束：creat_generated_clock 3. I/O输入输出约束：（1）纯组合逻辑：set_max_delay & set_min_delay（2）时序逻辑：同步I/O接口：set_input_delay & set_output_delay；源同步接口：数据和时钟来自同一个主设备，可以简化（2）中的公式。 双向口时序约束：... 阅读全文

摘要：1. 多级触发 有时候我们可能需要利用多个信号（最多10个）依次触发后，观察特定的值。这这时候我们可以增加触发条件来满足我们的需求。 多个触发信号如上图所示，只有依次发生SW[0]上升沿、 SW[1]上升沿、SW[2]上升沿和SW[3]上升沿后，才会抓取得到信号。 2. 高级触发条件 有时候我们的触发条件不能简单的高低电平或者上升沿、下降沿，可能是多个信号的逻辑电路，这时候需要... 阅读全文

摘要：LDO（低压差线性稳压器），FPGA需要3.3V、2.5V和1.2V，可选用凌力尔特LINEAR：LT1083/84/85，低压差正压可调稳压器。应用电路如图所示：输入端加10UF电解电容，输出端加10UF胆电容。基本可调稳压器电路图如上图所示，通过改变R1、R2阻值输出需要的电压值，由于Iadj很小，计算时可以忽略不计。故等式变为： ，其中，Vref=1.25V。电路板电源设计如下图所示：3.3V：R1=100Ω，R2=162Ω2.5V：R1=R2=100Ω1.2V：ADJ直接接地，1.25V≈1.2V疑问：1.输出端接了0.1uf和0.01uf去耦电容？ 2.磁珠使用和VCCD、VCCA， 阅读全文

摘要：1. 硬件平台具有远程更新功能。远程服务器可以通过以太网下载ARM程序，也可以同过ARM对FPGA固件进行更新。2. 利用MCU或者CPLD配置FPGA，存储不同的配置文件，通过接收命令，选择不同的地址，使需要的配置文件下载到FPGA中。3. 关于Cyclone III系列芯片，具有非压缩配置数据（Decompression）和远程系统更新(Remote System Update)特性。4. FPGA电源设计： PLL:2.5V，CORE:1.2V，I/O:3.3V 早期功耗评估：Quartus II PowerPlay 电源芯片选择：LINEAR：LT1083/84/85，或者TI（N.. 阅读全文

摘要：系统设计者会遇到较短的设计周期、标准发展和系统调度的挑战，飓风III系列支持远程系统更新，通过其固有的重编程功能和专有电路来克服以上问题。远程系统更新帮助传递系统性能增强和bug修复，避免了昂贵的召回，缩短了产品投产时间，延长了产品生命周期。 Cyclone III系列芯片内置专用远程系统更新电路，这是Cyclone III系列芯片特有的，帮助避免系统下载时间。器件中实现的软逻辑（Nios II... 阅读全文