摘要： 状态机的一个重要应用就是控制时序状态机数据通道上的寄存器操作，而该时序状态机已被划分为控制器和数据通道。控制器可用ASM图来描述，我们修改ASM图的目的就是把它链接到状态机所控制的数据通道上。当控制器的状态沿着数据通道发生转移时，通过标注每个数据通道指出来哪些在相关数据通道单元中所发生的并发寄存... 阅读全文

摘要： 第4种风格的Verilog HDL模型来表示同一个有限状态。在这个模型中，我们分别用沿触发的always语句和电平敏感的always语句把状态机的触发器部分和组合逻辑部分分成两部分来描述。注意：沿触发的always语句中采用并发（非阻塞）赋值的方式；电平敏感的always语句中采用阻塞赋值的方式；例... 阅读全文