2020年7月30日

模块边界使用寄存器来做数据的交互

摘要： 转载自“ 达尔闻说”公众号： 在数字电路设计中，要求模块设计中保持寄存器输入输出，这样做有利于时序收敛。 UG949中给出了参考建议：层级边界输出加寄存器是为了将关键路径限定在单个模块或边界之内。也可以在层级边界考虑输入加寄存器。通常而言，分析并修复位于一个模块中的时序路径比跨多个模块的路径要容易得 阅读全文

posted @ 2020-07-30 16:14 阿长长 阅读(350) 评论(0) 推荐(0)

导航